Основы схемотехники

Рисунок 15.2 - Схема неполного дешифратора 4…10

На рис. 15.2 дано условное обозначение двоично-десятичного счётчика СТ2 - СТ10, двоичные выходы 1, 2, 4, 8 которого подключены соответственно к входам дешифратора х₁, х₂, х₃, х₄. Эти входы прямые или инверсные соединены с четырьмя входами схем 4И в соответствии с логическими функциями в уравнениях (15.2).

Согласно уравнениям в схеме рис. 15.2 входы элемента 4И-у₀ соединены со всеми инверсными входами дешифратора.

Входы элемента 4И-у₁ соединены с инверсными входами дешифратора и прямым и т.д., чтобы произведение состояний входов для каждого выхода у₀, … у₉ было бы единичным.

Для объяснения работы дешифратора приведём таблицу его состояний (табл. 15.2).

Таблица 15.2 - Состояния неполного дешифратора 4…10

Число	Входы	Выходы
	х4	х3	х2	х1	у0	у1	у2	у3	у4	у5	у6	у7	у8	у9
0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	1	0	0	0	0	0	0	0	0
2	0	0	1	0	0	0	1	0	0	0	0	0	0	0
3	0	0	1	1	0	0	0	1	0	0	0	0	0	0
4	0	1	0	0	0	0	0	0	1	0	0	0	0	0
5	0	1	0	1	0	0	0	0	0	1	0	0	0	0
6	0	1	1	0	0	0	0	0	0	0	1	0	0	0
7	0	1	1	1	0	0	0	0	0	0	0	1	0	0
8	1	0	0	0	0	0	0	0	0	0	0	0	1	0
9	1	0	0	1	0	0	0	0	0	0	0	0	0	1

Дешифратор работает следующим образом.

Как видно из табл. 15.2, при сброшенном счётчике на его выходах нули: х₁ = 0, х₂ = 0, х₃ = 0, х₄ = 0. Подставляя инверсии этих значений в первое уравнение (15.2), убеждаемся в том, что только у₀ = 1. Это объясняется тем, что схема 4И обнаруживает только единичные состояния входов. Поэтому при х₁ = 0, х₂ = 0, х₃ = 0, х₄ = 0 под единицами окажутся только входы схемы 4И-у₀, так как к ним подключены инверсные значения , следовательно, у₀ = 1. Все остальные выходы нулевые, так как хотя бы один из их входов остальных схем 4И нулевой.

Если счётчик содержит число 1, то единичными будут все входы схемы 4И-у₁, из-за чего только этот выход будет единичным: у₁ = 1 и т.д. Любому содержимому счётчика в пределах 0…9 соответствует только одна единица на выходах у₀, … у₉.

Промышленностью выпускаются дешифраторы как полные (рис. 15.3,а), так и неполные (рис. 15.3,б).

Неполные дешифраторы используются, например, для преобразования двоично-десятичного кода в десятичный (рис. 15.3,б).

15.2 Задание для расчета

1. Разработайте дешифратор двоично-десятичного счетчика.

2. Дайте схему двухразрядного двоично-десятичного счетчика.

3. Выберите логический элемент для дешифратора (И либо ИЛИ).

4. Определите число входов выбранного элемента.

5. Запишите логические уравнения для каждого из двух выходов дешифратора.

6. Разработайте матричную схему дешифратора.

7. Опишите работу разработанного дешифратора.

15.3 Исходные данные

1. Десятичное число в счетчике равно (10M+N).

15.4 Пример выполнения расчета

1) Входы разработанного дешифратора должны быть подключены к соответствующим выходам двоично-десятичного счетчика.

2) На рис. 15.4 дана схема двухразрядного двоично-десятичного счетчика. На ней изображены первый десятичный разряд 1, который подсчитывает единицы от 0 до 9 включительно, и второй десятичный разряд 10, который подсчитывает числа от 10 до 90.

Рисунок 15.4 - Двухразрядный двоично-десятичный счетчик

На схеме рис. 15.4 обозначены:

С - вход счетчика; R - вход сброса; Р - выход переполнения;

Q1 - выход первого двоичного разряда с весовым коэффициентом 2⁰ = 1;

Q2 - выход второго двоичного разряда с весовым коэффициентом

2¹ = 2 и т.д. (опишите все обозначения на схеме).

3) Чтобы на выходах дешифратора выявленное число определялось бы логическими единицами, следует выбрать логический элемент И. Если надо выявленное число определять логическими нулями, то следует выбрать логический элемент ИЛИ.

4) Поскольку каждая декада двоично-десятичного счетчика имеет четыре двоичных выхода (рис. 15.4), то дешифратор должен быть выполнен на двух четырехвходових логических элементах (рис. 15.5).

5) Так как схема 4И осуществляет логическое умножение, то она выявляет только все единичные входы. Поэтому для выявления нужного числа необходимо на входы схемы 4И подавать комбинацию прямых и инверсных выходов счетчика так, чтобы для обнаруженного числа все входы схемы 4И были бы единичными. Так, например, в нулевом состоянии счетчика все его выходы нулевые. Поэтому для выявления нулевого состояния счетчика следует инвертировать все его выходы.

Логическое уравнение для одного десятичного разряда выбирается из системы уравнений (15.2):

(15.2)

В данных уравнениях: х_і - прямые выходы счетчика; - инверсные выходы счетчика.

Обобщенная структурная схема дешифратора приведена на рис. 15.6.

На схеме 15.6: M - предпоследняя цифра номера зачетной книжки, а N - последняя.

Поскольку счетчики на схеме рис 15.6 имеют только прямые выходы, то к выходу Q_і каждого разряда счетчика подключен инвертор. По заданию схема дешифратора должна быть выполнена в виде матрицы, т.е. она должна выполняться ортогональными линиями: горизонтальными и вертикальными любой длины. Выходы каждого счетчика х_і и выполняются в виде шины, потому что к ним подключаются входы и других схем у_і.

Шина - это совокупность электрических проводников и передаваемых по ним сигналов, сгруппированных в соответствии с функциональным назначеним.

Каждый вход схемы 4И (при другой реализации дешифратора 4ИЛИ) должен соединяться только с одной шиной в соответствии с логическим высказыванием у_і. Это важное свойство матричной схемы позволяет достаточно легко контролировать правильность ее выполнения.

Рисунок 15.6 - Обобщенная структурная схема дешифратора двоично-десятичного счетчика

Обобщенная структурная схема рис. 15.6 справедлива для любого варианта задания. Для разработки принципиальной схемы необходимо и достаточно выполнить соединение каждого входа (1; 2; 3; 4) схемы 4И с соответствующим выходом счетчика прямым х_і или инверсным .

Пусть, например, надо выявить число 9.

Логическим уравнением выявления числа 9 будет выражение:

у₉ =.

Пример выполнения соединений для выявления числа 9 показан на рис. 15.7.

Размещено на http://www.allbest.ru/

Из высказывания у₉ видно, что к двум входам схемы 4И следует подключить два прямых выхода счетчика х₁ и х₄, а к двум другим входам - два инверсных и (рис. 15.7).

6) Для выявления полного заданного числа необходимо составить логическое выражение для каждого из двух выходов дешифратора.

Пусть, например, последние две цифры зачетной книжки составляют M = 9 и N = 8. Тогда заданное число равно:

(10M + N) = + 8 = 98.



Следовательно, первый (младший) десятичный разряд - 1 должен хранить двоичное число 1000, а второй (старший) десятичный разряд - 10 должен хранить двоичное число 1001.

Схема дешифратора числа 98 показана на рис. 15.8.

7) Дешифратор работает следующим образом.

В нулевом состоянии декады х1 все ее выходы х_і нулевые. Будучи инвертированными, они обеспечат на всех входах схемы 4И для у₀ логические единицы:

у₀ = ,

поэтому у₀ = 1. На выходе дешифратора получим число 0.

В любом другом состоянии декады 1 хотя бы один из его выходов будет единичным. Остальные выходы нулевые. После инверсии нулевых выходов при любом содержании декады 1 всегда найдется такая комбинация прямых и инверсных выходов, которая обеспечит все логические единицы на входах схемы 4И.

При содержании декады 1, которое равно заданному двоичному числу 1000 (которое соответствует десятичному числу 8), прямой выход счетчика х₄ = 1, а три другие прямые выходы нулевые: х₁ = 0; х₂ = 0; х₃ = 0. На выходах инверторов они преобразуются в единичные:

Поэтому только при числе 8 в счетчике все входы схемы 4И будут единичными, поэтому выход у₈ = 1.

Так дешифратор первой декады 1 выявляет число 8, о чем свидетельствует логическая единица на выходе у₈.

Аналогичным образом необходимо описать работу дешифратора декады 10.



Рисунок 15.8 - Пример выполнения соединений в дешифраторе для выявления числа 98



Контрольные вопросы

1. Расскажите, какие цифровые устройства называют шифраторами и для чего они предназначены.

2. Расскажите, какие цифровые устройства называют дешифраторами и для чего они предназначены.

3. Объясните, какие шифраторы (дешифраторы) называются полными, а какие - неполными.

Рекомендованная литература

1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. - [2-ге вид.]. - Одеса: Фенікс, 2009. - С. 303 - 322.

2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. - Одеса: ОНАЗ ім. О.С. Попова, 2004. - Частина 2. - С. 288 - 309.

3 Воробьева Е. М. Основы схемотехники: конспект лекций в 2-х частях / Е.М. Воробьева В.Д Иванченко. - Одесса: ОНАС им. А.С. Попова, 2012. - Часть 2. - С. 10 - 16.

Тема 16. Мультиплексоры и демультиплексоры

16.1 Мультиплексоры

Мультиплексоры осуществляют коммутацию одного из многих информационных входов х_і к единственному выходу у. Мультиплексоры имеют множество информационных входов, адресные входы, вход разрешения мультиплексирования (стробирующий вход) и один выход.

Каждому из информационных входов мультиплексора отвечает его адрес, представляющий собой номер, который задается двоичным числом на адресных входах.

На рис. 16.1 представлен вариант схемы мультиплексора 4…1, который выполняет коммутацию одного из четырёх сигналов х₀, х₁, х₂, х₃ к единственному выходу у.

Очевидно, что число информационных входов n_инф и число адресных входов n_адр связаны соотношением: n_адр = .

Рисунок 16.1 - Мультиплексор 4…1: а) схема; б) условное обозначение

Коммутация одного из входов мультиплексора x_i к единственному выходу y осуществляется тем, что конъюнкторы D2 … D5 являются ключами. Такой ключ открывает цепь при обоих единичных входах. Из всех выходов дешифратора адреса D1 только один имеет уровень единицы, поэтому только для этого адреса открыта одна из схем D2 … D5.

Учитывая логические уравнения дешифратора 4…1 (15.1), получаем логическое уравнение мультиплексора:

у = . (16.1)

Для объяснения работы мультиплексора приведем таблицу его состояний (табл. 16.1).

Мультиплексор работает следующим образом.

Разрешение на срабатывание мультиплексора, в целом, определяется состоянием управляющего входа Е. При Е = 0, независимо от состояний адресных входов а₂ и а₁ (в табл. 16.1 обозначено крестиками Х), мультиплексор не срабатывает. Если Е = 1, то работа мультиплексора разрешается. Поэтому далее рассматриваются только нижние четыре строки табл. 16.1.

Таблица 16.1 - Состояния мультиплексора 4…1

Адресн. входы	Управл. вход Е	Вых. у
а2	а1
Х 0 1 0 1	Х 0 0 1 1	0 1 1 1 1	0 х0 х1 х2 х3

При адресном числе 00 состояния адресных входов: а₂ = 0 и а₁ = 0. Подставляя эти значения в уравнение (16.1), получаем у = х₀, т.е. к выходу передаётся только информация х₀. Это объясняется тем, что только выход 0 дешифратора D1 единичен, а все остальные выходы D1 нулевые. Поэтому только элемент D2 открыт. При этом на выходе мультиплексора будет информация у = х₀ (либо 0, либо 1).

При адресном числе 01: а₂ = 0 и а₁ = 1. Подставляя эти значения в (16.1), получаем у = х₁, т.е. к выходу передаётся только информация х₁. Это объясняется тем, что только выход 1 дешифратора D1 единичен, а все остальные выходы D1 нулевые. Поэтому только элемент D3 открыт. При этом на выходе мультиплексора будет информация у = х₁ ((либо 0, либо 1) и т.д.

При коммутации многоразрядных слов используют несколько мультиплексоров, выходы соединяются по схеме ИЛИ.

16.2 Демультиплексоры

Демультиплексоры осуществляют коммутацию одного информационного входа к одному из многих выходов с заданным адресом. Демультиплексоры имеют один информационный вход, множество выходов и адресные входы.

Так демультиплексоры осуществляют обратную, по отношению к мультиплексорам, операцию - демультиплексирования.

Демультиплексор можно реализовать по той же схеме, что и мульти-плексор, как показано на рис. 16.2, если все информационные входы х₀, х₁, х₂, х₃ соединить в один вход х.

Рисунок 16.2 - Демультиплексор 1…4: а) схема; б) условное обозначение

На этом рисунке приведен вариант построения схемы демультиплексора 1…4 на базе дешифратора адреса D1 и ключей на логических элементах 2И D2…D5. Первые входы элементов D2…D5 подключены к соответствующим выходам дешифратора адреса D1, а ко вторым подключена шина входного сигнала х.

Входы дешифратора а₁, а₂ - адресные. В зависимости от адресного числа только один из выходов дешифратора равен единице, поэтому он открывает лишь один из четырёх конъюкторов D2…D5.

Входная информация коммутируется к выходу только к одному из четырёх элементов D2 … D5, который открыт в соответствии с адресным числом. Исходя из этого, получаем логические уравнения демультиплексора:

y₀ = ;

y₁ = ; (16.1)

y₂ = ;

y₃ = .

Для объяснения работы демультиплексора дадим таблицу его состояний (табл. 16.2).

Таблица 16.2 - Состояния демультиплексора 1…4

Адресн. входы	Выходы
а2	а1	у0	у1	у3	у4
0 0 1 1	0 1 0 1	х 0 0 0	0 х 0 0	0 0 х 0	0 0 0 х

Демультиплексор работает следующим образом. Подставляя в уравнения (16.1) из табл. 16.2 адрес а₂ = 0; а₁ = 0, убеждаемся в том, что только на выходе у₀ = х, т.е. входной сигнал х передаётся только к одному выходу у₀. Это объясняется тем, что при адресе а₂ = 0; а₁ = 0 только выход 0 дешифратора D1 единичный. Поэтому для входного сигнала х открыт только конъюнктор D2.

При адресе а₂ = 0; а₁ = 1 таким же образом получим у₁ = х и т.д.

Состояния выходов для других адресов видны из табл. 16.2.

16.3 Задание для расчета

1. Дайте схему мультиплексора либо демультиплексора (см. исходные данные) при работе с неполным дешифратором адреса 4-10.

2. Укажите потенциалы входов и выходов дешифратора адреса, которые соответствуют заданному варианту.

3. Заштриховать логические схемы, на выходе которых будет появляться входной сигнал.

16.4 Исходные данные

1. Необходимо разработать логическое устройство в зависимости от номера варианта MN:

если N - четная цифра: разработайте схему мультиплексора;

если N - нечетная цифра: разработайте схему демультиплексора .

2. Адрес посылки соответствует цифре M.



Контрольные вопросы

1. Расскажите, какие цифровые устройства называют мультиплексорами и для чего они предназначены.

2. Расскажите, какие цифровые устройства называют демультиплексорами и для чего они предназначены.

3. Поясните, обязательно ли в схемах мультиплексора и демультиплексора включать дешифратор адреса.

4. Объясните, почему адрес посылки поступает в двоичном коде.

5. Объясните необходимость наличия управляющего входа Е.



Рекомендованная литература

1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. - [2-ге вид.]. - Одеса: Фенікс, 2009. - С. 297 - 303.

2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. - Одеса: ОНАЗ ім. О.С. Попова, 2004. - Частина 2. - С. 282 - 288.

3 Воробьева Е. М. Основы схемотехники: конспект лекций в 2-х частях / Е.М. Воробьева, В.Д Иванченко. - Одесса: ОНАС им. А.С. Попова, 2012. - Часть 2. - С. 13 - 20.

Тема 17. Программируемые логические матрицы

17.1 Матричная схема

Матричная схема или логическая матрица представляет собой сетку ортогональных линий, в пересечениях которых могут устанавливаться полупроводниковые элементы: диоды либо транзисторы, реализующие необходимую схему.

Для возможности программирования матрицы эти диоды или транзисторы подключаются к соответствующим проводникам матрицы через легкоплавкие перемычки. Во время программирования эти перемычки либо пережигают, либо оставляют, в зависимости от схемы, которую следует реализовать с помощью матрицы. Матричные схемы ориентированы на реализацию булевых функций узлов больших интегральных схем (БИС).

Таким образом, из матричной структуры путём её программирования получают требуемое комбинационное устройство. Поэтому такие структуры называют программируемые логические матрицы (ПЛМ).

ПЛМ, как правило, имеют два схемотехнических уровня: на первом из них создаются требуемые конъюнкции, а на втором - дизъюнкции. Обе матрицы соединяются каскадно.

Существуют также ПЛМ, имеющие в своём составе встроенные элементы памяти. Такие ПЛМ характеризуются разрядностью регистра памяти.

Рассмотрим матрицы на рис. 17.1.

Матрица М1 имеет три возможных входа х₁, х₂, х_3, шесть горизонтальных и четыре вертикальные шины. Горизонтальные шины х₁, х₂, х₃ в М1 являются входными, а вертикальные P₁…Р₄ - выходными.

Выходы Р носят названия линий терм.

Входные шины х₁, х₂, х₃ связаны с вертикальными шинами как непосредственно, так и через инверторы (шины ,,).

Матрица М1 работает как дешифратор, выходами которого являются конъюнктивные термы P₁…Р₄. Способ включения полупроводниковых элементов (например, диодов) на пересечениях, обозначенных крестиками, позволяет реализовать на любом из выходов, любую конъюнкцию её входных переменных, т.е. функцию И.

Действительно, при появлении единицы на одном из входов х_і, на выходе соответствующего инвертора появляется логический нуль. Если, например, есть перемычка на горизонтальной линии х_і , то единичный потенциал линии х_і закроет "свой" диод и на соответствующей вертикальной линии терм будет напряжение, примерно равное напряжению (+Е), т.е единица.

Если перемычка находится на линии инверсного входа, то низкий уровень линии откроет "свой" диод и практически весь ток вертикальной шины потечёт через горизонтальную линию, оставляя обесточенной вертикальную шину, т.е. на выходе будет логический нуль.

Рисунок 17.1 - Программируемая логическая матрица:

М1 - матрица конъюнкции; М2 - матрица дизъюнкци

Сохранить высокий уровень логической единицы на вертикальной шине P_N можно лишь тогда, когда все диоды на этой линии будут закрыты, что возможно только при уровнях логической единицы на всех горизонтальных линиях, к которым подключена вертикальная шина P_N.

Таким образом, на вертикальной линии P_N реализуется конъюнкция переменных. Матрица конъюнкций М1 реализует функции конъюнкций согласно логическим уравнениям:

(17.1)

Матрица М2 имеет четыре вертикальные шины P₁ … Р₄ и две горизонтальные у₁ и у₂. Способ включения транзисторов на пересечениях шин позволяет реализовать на любом из её выходов любую дизъюнкцию (функцию ИЛИ) входных переменных. В матрице М2 входными являются вертикальные шины, а выходными - горизонтальные.

В этой матрице показан пример реализации дизъюнкций, описываемых математическими выражениями

(17.2)

Размещено на http://www.allbest.ru/

В матрице дизъюнкций М2 транзистор на обозначенном крестиком пересечении ортогональных линий будет открыт лишь при наличии тока в вертикальной линии, а при отсутствии тока - закрыт. Для матрицы М2 достаточно, чтобы на её горизонтальной линии был открыт хотя бы один транзистор, тогда на выходе y_j будет уровень логической единицы. Только отсутствие токов на всех горизонтальных линиях обеспечивает на вертикальной шине логический ноль, что определяет операцию дизъюнкции. В приведенном примере (рис. 17.1) реализуется функция, описываемая уравнениями (17.2).

Если соединить обе матрицы М1 и М2, как показано на рис. 17.2, то полученная схема будет реализовать систему булевых функций

(17.3)

Построение схем с матричной структурой сводится к определению точек пересечения шин, где должны быть включены полупроводниковые приборы. В табл. 17.1 столбцы содержат переменные х₁,..., х_L и функции у₁, ..., у_N .

Реализацию системы функций матрицами М1 и М2 можно показать в виде табл. 17.1.

Таблица 17.1 -Программирование ПЛМ

Входы	Выходы
х1	х2	х3	у1	у2
0	0	0	1	•
1	-	1	1	1
1	1	-	1	•
-	1	1	•	1



На пресечении j-й строки и столбца х_l (l = ) записываются:

- 1, если переменная х_i входит в j-ю конъюнкцию без инверсии;

- 0, если переменная х_i входит в j-ю конъюнкцию c инверсией;

- чёрточка (-), если переменная х_i не входит в j-ю конъюнкцию.

На пресечении j-й строки и столбца записываются:

- 1, если j-я конъюнкция входит в дизъюнкцию y_n;

- точка (•), если j-я конъюнкция не входит в дизъюнкцию y_n.

Соответствующим образом любая система булевых функций у₁, ..., у_N входных переменных х₁, ..., х_L может быть реализована двухуровневой матричной схемой, на первом уровне которой создаются разные конъюнкции Р₁, ..., Р_В, а на втором - дизъюнкции у₁, ..., у_N соответствующих конъюнкций. В результате построение схемы с матричной структурой сводится к определению точек пересечения шин, где должны быть включены диоды или транзисторы. Сложность матричной реализации оценивается суммарной ёмкостью (площадью) матриц. В общем случае в схеме, имеющей L входов; N выходов и В вертикалей площадь составляет

S(M) = S(M₁) + S(M₂) = 2LB + BN. (17.4)

На базе ПЛМ можно строить комбинационные цифровые устройства на довольно простых принципах.

Основным этапом разработки является составление таблицы программирования ПЛМ, являющейся инструкцией процедуры пережигания ненужных перемычек в матрицах.

С целью расширения функциональных возможностей использования ПЛМ промышленностью выпускаются её упрощённые варианты, например, программируемые матрицы вентилей, программируемые матрицы логики, программируемые мультиплексоры и т.п.



17.2 Двухуровневые программируемые логические матрицы

На рис. 17.3 дана двухуровневая ПЛМ, состоящая из двух матриц: М1 и М2.

Рисунок 17.3 - Двухуровневая ПЛМ: а) схема; б) условное обозначение

Матрица М1 имеет S входов и q выходов. Она позволяет реализовать q элементарных конъюнкций Р₁, ..., Р_q переменных х₁, ... х_S, поступающих на её входы.

Матрица М2 имеет q входов и t выходов. Она позволяет реализовать t элементарных дизъюнкций у₁, ..., у_t переменных Р₁, ..., Р_q, поступающих на её входы с выходов матрицы М1.

Выходы матрицы М1 соединены с входами матрицы М2 и образуют промежуточные шины 1- q ПЛМ.

ПЛМ, имеющая S входов, t и q промежуточных шин, называется ПЛМ (S, t, q).

Разновидностью ПЛМ (S, t, q) является их усовершенствованная модель: ПЛМ (Z, q). В ПЛМ (Z, q) фиксируется лишь два параметра: суммарное число входов и выходов Z = S + t и число промежуточных шин q. Параметры S и t могут приобретать любые конкретные значения при программировании.

Благодаря значительным успехам интегральной технологии появилась возможность реализации БИС с жёсткой и гибкой структурами. Особый практический интерес проявляется к программируемым гибким структурам. Среди них различают БИС, пригодные к программированию на этапе изготовления, и БИС, которые могут программироваться пользователем.

Первые из них - это микросхемы, называемые незавершенными логическими матрицами. Программируют такие ПЛМ программой заказчика на производстве. После изготовления интегральной схемы с использованием масочных технологий перепрограммирование невозможно.

Другие ПЛМ разделяют на две группы: БИС, которые могут программироваться только однократно заказчиком либо пользователем, и БИС с многократным перепрограммированием (перепрограммируемые логические матрицы).

Перепрограммируемые ЛМ (ППЛМ) более практичны. Это стандартные готовые микросхемы-полуфабрикаты, в которых активные элементы на начальной стадии включены на всех пересечениях матриц через нихромовые перемычки. Такие БИС программируют сами пользователи специальными программаторами пережиганием перемычек импульсом тока. Причем, если переменная х_і входит в терм Р_і в прямой форме, пережигают только одну перемычку, соединяющую терм Р_і с её инверсией , и наоборот: если переменная х_і и её инверсия не входят в терм Р_і, пережигают обе перемычки.

На рис. 17.4 дано условное обозначение микросхемы ППЛМ, где вход FE используется только при программировании и называется входом разрешения пережигания, а вход - разрешением выборки.

Если на входе этой БИС ПЛМ полное число возможных комбинаций составляет 2¹⁶ = 65536, то их число на выходе будет равняться лишь 48. Поэтому из всех входных комбинаций неиспользованных будет 65536 - 48 = 65488. На базе ПЛМ можно строить комбинационные цифровые устройства на довольно простых принципах.

Основным этапом разработки является составление таблицы программирования ПЛМ, которая является инструкцией процедуры пережигания ненужных перемычек в матрицах.

С целью расширения функциональных возможностей использования ПЛМ промышленностью выпускаются её упрощённые варианты, например, программируемые матрицы вентилей, программируемые матрицы логики, программируемые мультиплексоры и т.д.

Любая система Q из N булевых функций L переменных, описывающая поведение комбинационной схемы, может быть тривиально реализована на одной ПЛМ (s, t, q), если выполняются условия L < s, N < t, B < q.

17.3 Задание для расчета

1. Разработайте на базе ПЛМ комбинационное устройство: шифратор 10…4 либо дешифратор 4…10, как указано в исходных данных.

2. Запишите систему булевых функций для реализации шифратора 10…4 либо 4…10.

3. Определите минимальное число входов, терм и выходов для реализации заданной схемы.



17.4 Исходные данные

1. Устройство для разработки выбирается в зависимости от номера варианта MN:

если N - четная цифра, необходимо разработать схему шифратора;

если N - нечетная цифра, необходимо разработать схему дешифратора.

17.5 Указания к выполнению расчета

1) При выполнении схемы шифратора используется только матрица M2.

Данные с входа передаются на термы P. В этой схеме матрица М1 используются только как транслятор входа.

2) При выполнении схемы дешифратора используется только матрица М1. Полученные результаты с терм передаются на выходы Y. В этой схеме матрица М2 используется как транслятор выхода.



Контрольные вопросы

1. Объясните, что представляют собой программируемые логические матрицы ПЛМ.

2. Объясните, какие функции выполняет каждый уровень ПЛМ.

3. Расскажите, что представляет собой перепрограммируемая логическая матрица ППЛМ.

4. Расскажите, что представляет собой матричная структура.



Рекомендованная литература

1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. - [2-ге вид.]. - Одеса: Фенікс, 2009. - С. 303 - 322.

2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. - Одеса: ОНАЗ ім. О.С. Попова, 2004. - Частина 2. - С. 288 - 309.

3 Воробьева Е. М. Основы схемотехники: конспект лекций в 2-х частях / Е.М. Воробьева, В.Д Иванченко. - Одесса: ОНАС им. А.С. Попова, 2012. - Часть 2. - С. 89 - 94.

Размещено на Allbest.ru