Основы схемотехники

Принцип действия RS-триггера поясняет временная диаграмма его работы, приведенная на рис. 11.3.

Пусть до момента t₁ триггер находился в нулевом состоянии (Q = 0; = 1). В момент t₁ поступления единичного импульса на R-вход на входе S остаётся нулевой уровень, поэтому в соответствии с табл. 11.1 триггер остаётся в нулевом состоянии, т.е. Q ⁿ⁺¹ = 0. Это состояние не изменится до момента t₂, когда на вход S поступит единичный импульс.

В момент t₂ поступления единичного импульса на S-вход на входе R остаётся нулевой уровень, поэтому в соответствии с табл. 11.1 триггер взводится, т.е. в него записывается логическая единица. Несмотря на то, что импульс на S-входе исчез, триггер остаётся взведенным. Так он помнит, что в него записали логическую единицу. Это состояние триггера может сохраняться, сколь угодно долго, пока на R-вход не поступит единичный импульс в момент t₃.

Рисунок 11.3 - Временная диаграмма работы асинхронного RS-триггера

В момент t₃ поступления на R-вход единичного импульса на S-входе действует нулевой уро-вень, поэтому в соответствии с табл. 11.1 триггер сбрасывается, т.е. в него записывается логи-ческий нуль. Несмотря на то, что импульс на R-входе исчез, триггер остаётся сброшенным. Так он помнит, что в него за-писали логический нуль. Это состояние триггера может со-храняться, сколь угодно долго, пока на S-вход не поступит единичный импульс в момент t₄ и т.д.

Из диаграммы работы (рис. 11.3) видно, чем обусловлено название "асинхронный", а именно: триггер срабатывает непосредственно в любые моменты поступления сигналов на информационные входы S и R.

RS-триггер может быть выполнен также на логических элементах 2И-НЕ (элементах Шеффера), если в цепи R- и S-входов включить инверторы (рис. 11.4).

Рисунок 11.4 - Асинхронный RS-триггер на элементах 2И-НЕ

Синхронный RS-триггер

Синхронный RS-триггер обозначается как CRS-триггер. В отличие от асинхронного триггера состояние в синхронном триггере изменяется при наличии синхронизирующего сигнала С.

Синхронный CRS-триггер можно получить из асинхронного, если дополнить его синхронизирующим входом С. CRS-триггер можно реализовать, например, на базе RS-триггера на четырёх логических элементах 2И-НЕ, как показано на рис. 11.5,а.

Рисунок 11.5 - CRS-триггер: а) схема; б) условное обозначение



Таблиця 11.2 - Таблица переходов CRS-триггера

Q n	R	S	Q n+ 1
0 1 Х Х Х	0 0 1 0 1	0 0 0 1 1	0 1 0 1 -

Условное обозначение CRS-триггера (рис. 11.5,б) сходно с триггером RS типа (см. рис. 11.2,б). Различие лишь в дополнительном входе синхронизации С. В табл. 11.2 указаны состояния CRS-триггера, а на рис. 11.6 дана временная диаграмма работы CRS-триггера.

Принцип действия CRS-триггера состоит в том, что состояния входов R и S лишь подготавливают триггер к срабатыванию, а взвод либо сброс в зависимости от состояния R- и S-входов осуществляются только тогда, когда появится фронт импульса " " на входе С.

Итак, входы R и S CRS-триггера только управляют процессом срабатывания триггера, а срабатывание триггера происходит только при поступлении фронта синхроимпульса С. Временная диаграмма работы CRS-триггера показана на рис. 11.6.

Рисунок 11.6 - Временная диаграмма работы СRS-триггера

Пусть триггер находится в нулевом состоянии. Если на вход S поступает логическая единица в любой момент t₁, то триггер в этот момент не срабатывает. Он взведётся только при поступлении фронта синхронизирующего импульса на вход С в момент t₂.

Аналогичная последователь-ность поступления сигналов и при сбросе триггера. Несмотря на то, что единичный сигнал поступает на вход R в момент t₃, триггер сбросится лишь в момент t₄, когда на входе синхросигнала С появится фронт, т.е. сначала подаётся сигнал сброса R, а потом синхросигнал С сбрасывает триггер.

Синхронный CRS-триггер, схема которого дана на рис. 11.5, можно преобразовать в асинхронный, если на синхровход С подать единичный потенциал на всё время работы.

D-триггер

D-триггер или триггер-задержка (названный так от английского Delay - задержка) - элементарный конечный автомат, который имеет один информационный вход D и вход синхросигнала С. D-триггер является синхронным триггером. D-вход подготавливает триггер к срабатыванию, а собственно срабатывание осуществляется фронтом синхросигнала С, т.е. фронтом С триггер копирует состояние входа D.

D-триггер, как и любой синхронный, имеет два вида запуска: раздельный и счётный.

В раздельном запуске D-вход подключён к какому-то внешнему устройству, а в счётном - к инверсному выходу именно этого триггера.

Наличие лишь одного информационного входа D является преимуществом D-триггера по сравнению с двухвходовыми триггерами, так как в нем уменьшается количество межкаскадных связей.

Таблица 11.7 - Таблица переходов D-триггера

Q n	D	С	Q n+ 1
0 1 0 1 Х Х	Х Х 0 0 0 1	0 1	0 1 0 1 0 1

Схема D-триггера и его условное обозначение даны на рис. 11.7.

Здесь организация D- и С-входов осуществляется соответственно на инверторе D1 и схемах 2И (D2 и D3). Схемы 2ИЛИ (D4 и D5) образуют RS-триггер.

Закон функционирования D-триггера дан в таблице переходов (табл. 11.7). Из этой таблицы видно, что и при С = 0, и при С = 1 триггер сохраняет своё предыдущее состояние, т.е. сохраняет предыдущую информацию.

Рисунок 11.7 - D-триггер: а) схема; б) условное обозначение

Срабатывает же триггер от фронта синхросигнала С, когда его уровень меняется от 0 до 1 (" ").

D-триггер не воспринимает состояние входа D при постоянных сигналах

С = 0 и С = 1, а также при срезе, когда синхросигнал С меняется от 1 до 0.

В отсутствие синхроимпульсов на входе С триггер находится в состоянии хранения информации Qⁿ и на изменение сигнала D-входа не



Рисунок 11.8 - Временная диаграмма работы D-триггера в раздельном запуске

реагирует. Последнее обусловливает высокую помехоустойчивость триггера по информационному входу D.

D-триггер в раздельном запуске работает следующим образом.

Пусть до момента t₁ (рис. 11.8) триггер был сброшен (Q ⁿ = 0). При D = 0 на выходе инвертора D1 (см. рис. 11.7) действует логическая единица, которая подготавливает к срабатыванию схему 2И (D2).

Если С = 0, то схемы 2И (D2 и D3) заперты и могут срабатывать лишь в моменты t₁, t₂, t₃ и т.д., когда на С-вход поступят фронты (рис. 11.8).

В момент t₁ с поступлением фронта С на выходе D2 действует логическая единица, устанавливающая на выходе D4 нуль (Q = 0). При этом на входах и выходе D3 нули, поэтому состояние D5 не изменяется. Тогда Q = 0, а = 1, т.е. триггер находится в нулевом состоянии.

Так информационный вход D = 0 сбрасывает триггер (Q = 0) только с поступлением фронта С. (В момент t₁ нулевое состояние триггера сохраняется).

Пусть в момент t₂ на вход D поступил единичный сигнал (D = 1). Триггер на него не реагирует, так как в момент t₂ состояние С = 0 запирает схемы 2И (D2 и D3). На их выходах нули, которые не меняют состояний D4 и D5. неинвертирующий усилитель мультиплексор напряжение

При этом входом D = 1 схема D3 подготовлена к срабатыванию и в момент t₃ фронтом С на её выходе устанавливается единица, которая схемой D5 обеспечивает = 0. Тогда на обоих входах D4 логические нули, поэтому Q = 1. Итак, при D = 1 с поступлением фронта С триггер переходит в единичное состояние Q = 1; = 0, т.е. взводится. Так информационный вход D = 1 взводит триггер (Q = 1) только с поступлением фронта С.

Таким образом, для записи в D-триггер логического нуля следует на D-вход подвести нуль и подать на С-вход фронт. Для записи логической единицы необходимо к D-входу подвести единицу и подать фронт на С-вход.

Следует отметить, что для работы D-триггера в раздельном запуске необходимо обеспечить временную очерёдность подачи сигналов на входы триггера. Чтобы состояние входа D копировалось без ошибок, необходимо устанавливать уровни на входе D до подачи фронта синхроимпульса С.

Это означает, что все изменения состояния D-входа вместе с переходными процессами должны закончиться за некоторое время до прихода фронта синхроимпульса С. Это время носит название временной подготовки. Поэтому все изменения уровней на входах триггера можно начинать не ранее окончания этого времени.

D-триггер со счетным запуском

Рассмотрим счётный запуск D-триггера.

В счётном запуске D-триггер изменяет своё состояние на противоположное, когда на вход синхросигнала С приходит фронт очередного импульса.

Это осуществляется соединением входа D с инверсным выходом .

Схема D-триггера со счётным запуском и временная диаграмма его работы (см. рис. 11.9).



Рисунок 11.9 - D-триггер со счетным запуском: а) схема; б) временная диаграмма работы

D-триггер со счётным запуском работает следующим образом.

Пусть до момента t₁ триггер пребывал в нулевом состоянии (Q = 0, = 1). Поскольку вход D закорочен с инверсным выходом , то в нулевом состоянии триггера D = = 1, т.е. состояние входа D единично и подготавливает триггер к взводу. В момент t₁ фронтом импульса С триггер взводится (Q = 1, = 0).

Начиная с момента t₁ триггер в единичном состоянии, поэтому D = 0, т.е. состояние входа D нулевое и подготавливает триггер к сбросу фронтом импульса С в момент t₂ и т.д.

Из диаграммы работы видно, что в счётном запуске с каждым импульсом на синхровходе С триггер изменяет своё состояние на противоположное.

Результатом работы D-триггера со счётным запуском является следующее:

- деление частоты следования входных импульсов С на два;

- обеспечение скважности выходных импульсов, равной двум.

Деление частоты на два видно из диаграммы работы, так как период выходных импульсов Q вдвое больше периода входных импульсов С.

Обеспечение же скважности два объясняется следующим. Скважность импульсов равна отношению их периода T к длительности импульсов t_i:

N = . (11.1)

Как видно из диаграммы, длительности импульсов t_i сохраняется даже тогда, когда скважность импульсов С отличается от двух (момент t₃). Поэтому скважность выходных импульсов триггера со счётным запуском, равная двум, гарантирована.

11.2 Задание для расчета

1. Дайте условное обозначение заданного триггера.

2. Дайте схему заданного триггера на логических элементах.

3. Постройте в масштабе временную диаграмму работы заданного триггера.

11.3 Исходные данные

Выбор триггера осуществляется по цифрам M и N зачетной книжки:

1) если МN = 00…25, необходимо выполнить задание для D-триггера со счетным запуском;

2) если МN = 26…50, необходимо выполнить задание для D-триггера с раздельным запуском;

3) если МN = 51…75, необходимо выполнить задание для синхронного RS-триггера;

4) если МN = 76…00, необходимо выполнить задание для асинхронного RS-триггера.



Контрольные вопросы

1. Объясните, что представляет собой триггер.

2. Какой триггер называется синхронным, а какой - асинхронным.

3. Какие входы триггера являются информационными и управляющими.

4. Что представляет собой RS-триггер, и на каких элементах его можно реализовать.

5. Что представляет собой D-триггер, и на каких элементах его можно реализовать.

6. Поясните раздельный запуск D-триггера.

7. Поясните счётный запуск D-триггера.



Рекомендованная литература

1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. - [2-ге вид.]. - Одеса: Фенікс, 2009. - C. 239 - 250.

2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. - Одеса: ОНАЗ ім. О.С. Попова, 2004. - Частина 2. - С. 228 - 237.

3. Воробьева Е.М. Основы схемотехники: конспект лекций в 2-х частях / Е.М. Воробьева, В.Д. Иванченко. - Одесса: ОНАС им. А.С. Попова, 2011. - Часть 1. - С. 176-187.

Тема 12. Счетчики импульсов

12.1 Ключевые положения

Счётчики импульсов - это устройства, выполняющие операцию подсчёта числа импульсов, поступивших на их входы.

В общем случае счётчиком является устройство, способное изменять свои состояния под действием входных импульсов. С поступлением входных импульсов счётчик перебирает свои состояния в определённом для данной схемы порядке. Поэтому, если счётчик должен считать до 10 включительно, то он должен иметь 10 различных состояний. При этом каждый 10-й импульс должен возвращать схему в исходное состояние.

Параметры счётчика

Число состояний является основным параметром счётчика и называется коэффициентом пересчёта К_п или модулем счёта М.

Простейшим счётчиком является триггер со счётным запуском, выполняющий счёт импульсов по модулю М = 2, т.е. он имеет два состояния 0 и 1, меняющиеся поочерёдно под действием входных импульсов.

В общем случае модуль счёта двоичного счётчика определяется формулой

М = 2^m, (12.1)

где

m - число двоичных разрядов счётчика.

Таким образом, модуль счёта определяет число устойчивых состояний счётчика (включая нулевое) или число импульсов, которое необходимо подвести к входу счётчика, чтобы он возвратился в исходное состояние, создавая при этом на своём выходе импульс переполнения.

Наряду с модулем счёта счётчик характеризуется ёмкостью

К = М - 1, (12.2)

т.е. максимальным числом единиц, которое он может накопить (подсчитать).

Классификация счётчиков

В цифровых устройствах используется большое число типов счётчиков, отличающихся рядом параметров.

Для заданного модуля счёта М количество триггеров, необходимых для построения счётчика, определяется из условия ближайшего большего целого числа формулой

m = int [log₂ M]. (12.3)

В зависимости от значения модуля счёта М счётчики бывают двоичными (по модулю М = 2^m) и с произвольным модулем (М ? 2^m), где число двоичных разрядов m округлено до большего целого. По этой классификации счётчики могут работать в двоичном и других кодах. (В дальнейшем рассматриваются только двоичные счётчики).

По целевому назначению счётчики подразделяют на три типа:

- суммирующие счётчики;

- вычитающие счётчики;

- реверсивные счётчики.

В суммирующем счётчике с каждым входным импульсом его содержимое увеличивается на единицу, а в вычитающем - уменьшается на единицу. Так, суммирующий счётчик выполняет прямой, а вычитающий - обратный счёт единиц, поступивших на его вход. Реверсивные счётчики работают в режиме либо прямого, либо обратного счёта.

По способу установки состояния разрядов счётчики подразделяют на синхронные и асинхронные. В синхронных счётчиках процесс установки любого нового состояния разрядов выполняется одновременно во всех разрядах счётчика. В асинхронных счётчиках состояния разрядов устанавливаются не одновременно, а последовательно.

По способу формирования сигналов переноса счётчики подразделяют на три группы: с последовательным, параллельным и последовательно- параллельным переносом. По этим признакам счётчики отличаются способами подачи входных импульсов.

В последовательном счётчике входные импульсы подаются только на вход первого триггера, а в параллельном - одновременно на синхровходы триггеров всех разрядов.

Последовательно-параллельные счётчики строят по принципу последовательного соединения нескольких параллельных счётчиков.

12.2 Последовательные двоичные счётчики

Последовательные счётчики строятся, как правило, из нескольких триггеров, каждый из которых работает как счётчик по модулю 2. При этом последовательное соединение триггеров выполняется таким образом, что выход триггера п-го разряда подключается непосредственно к счётному входу последующего триггера (п + 1)-го разряда.

Последовательные счётчики относятся к классу асинхронных, так как состояния разрядов в них устанавливаются последовательно после прихода очередного фронта или среза синхроимпульса С. Последовательные счётчики строятся на D- либо JК-триггерах.

Рисунок 12.1 - Последовательный суммирующий счетчик: а) схема; б) условное обозначение



На рис. 12.1 дана схема последовательного суммирующего счётчика, двоичные разряды которого выполнены на D-триггерах со счётным запуском. Полагаем, что триггеры срабатывают по фронту сигналов, которые поступают на их синхровходы С.

На схеме рис. 12.1 обозначены:

C - счётный вход; R - вход сброса счётчика; Р - выход переполнения счётчика.

Счётный запуск работы триггеров обеспечивается соединением информационного D-входа с инверсным выходом собственного триггера.

Триггеры, входящие в состав счётчика, должны иметь входы сброса R, соединённые между собой и образующие вход сброса счётчика R. Перед началом работы или по необходимости на вход R подаётся единичный импульс, сбрасывающий все триггеры, после чего необходимо на входе R установить нулевой уровень.

Каждый триггер счётчика является двоичным разрядом, который харак-теризуется так называемым весовым коэффициентом. Весовой коэффициент разряда определяется как , где n - порядковый номер триггера (разряда).

Так, первый триггер имеет весовой коэффициент 2⁰ = 1, второй триггер с весовым коэффициентом 2¹ = 2, третий триггер имеет весовой коэффициент 2² = 4, четвёртый 2³ = 8 и т.д.

Вход С первого триггера носит название суммирующего входа счётчика.

Принцип действия суммирующего счётчика иллюстрирует временная диаграмма его работы, показанная на рис. 12.2.

В суммирующем счётчике каждый последующий триггер запускается инверсным выходом предыдущего триггера.

Схема работает следующим образом.

Рисунок 12.2 - Временная диаграмма работы четырехразрядного суммирующего счетчика

С приходом первого фронта импульса счёта 1 взводится первый триггер D1. На его выходе Q₁ устанавливается 1, а потенциал инверсного выхода изменяется с 1 до 0, т.е. формируется срез. Поэтому состояние триггера D2 не меняется, так как триггер срабатывает от фронта. На выходах счётчика Q₄, Q₃, Q₂, Q₁ фиксируется число 0001.

Второй входной импульс фронтом 2 сбрасывает триггер D1. На выходе триггера D1 появляется единица 1, являющаяся так называемым импульсом переноса. При этом фронтом взводится триггер D2. На выходах счётчика устанавливается число 0010.

Фронт третьего импульса взводит первый триггер D1, не изменяя при этом единичное состояние второго триггера D2. Содержимое счётчика равно числу 0011.

С приходом четвертого фронта переходят в состояние нуля оба триггера D1 и D2, а возникающий при этом импульс переноса взводит триггер D3. Так на выходах счётчика появляется число 0100.

Заполнение разрядов счётчика с каждым импульсом будет продолжаться до тех пор, пока счётчик не отсчитает максимальное число 1111 на 15-м импульсе на входе С первого триггера D1. При этом все триггеры взведены.

16-й импульс переводит своим фронтом триггер D1 в нулевое состояние, а импульсы переноса и сбрасывают триггеры D2, D3 и D4, возвращая счётчик в исходное состояние 0000.

При возвращении триггера D4 в нулевое состояние на выходе возникает так называемый импульс переполнения Р, предназначенный для взвода следующего разряда D5 (если он есть), чем фиксируется в счётчике число 10000, т.е. 16.

С поступлением каждого входного импульса на суммирующий вход счётчика его содержимое увеличивается на единицу, как показано в табл. 12.1.

Таблица 12.1 - Состояния четырехразрядного суммирующего счётчика

Номер входного имп.	Выходы	Число в счётчике
	Q4	Q3	Q2	Q1
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	2
3	0	0	1	1	3
4	0	1	0	0	4
5	0	1	0	1	5
6	0	1	1	0	6
7	0	1	1	1	7
8	1	0	0	0	8
9	1	0	0	1	9
10	1	0	1	0	10
11	1	0	1	1	11
12	1	1	0	0	12
13	1	1	0	1	13
14	1	1	1	0	14
15	1	1	1	1	15
16	0	0	0	0	0



По направлению счёта счётчики бывают как суммирующими, так и вычитающими. Изменение направления счёта на противоположное называется реверсом.

На рис. 12.3 дана схема вычитающего четырёхразрядного двоичного счётчика.

Сопоставляя рис. 12.3 с рис. 12.1, убеждаемся в том, что схема вычитающего счётчика (рис. 12.3) отличается от суммирующего лишь тем, что запуск последующего триггера осуществляется не с инверсного выхода предыдущего триггера, а с прямого Q_i.

Принцип действия вычитающего счётчика иллюстрирует временная диаграмма его работы (см. рис. 12.4).

Рисунок 12.3 - Последовательный вычитающий счетчик: а) схема; б) условное обозначение

Рисунок 12.4 - Временная диаграмма работы вычитающего счетчика



Схема работает следующим образом.

С приходом первого фронта импульса счёта 1 взводится первый триггер D1.

Со взводом триггера D1 на его прямом выходе Q₁ появляется фронт, которым взводится последующий триггер D2. Одновременно фронт выхода Q₂ взводит триггер D3 и в этот же самый момент поступления первого импульса фронтом Q₃ взводится четвёртый триггер D4.

Таким образом, в вычитающем счётчике с поступлением первого импульса взводятся все триггеры (в нашем случае - четыре).

Содержимое счётчика составляет 1111, т.е. 15. Так, с учётом заёма двоичного числа 10000 выполняется операция вычитания двоичных чисел

10000 - 0001 = 1111, т.е. 16 - 1 = 15.

Происхождение числа 15 объясняется математическим действием 16 - 1 = = 15, где 16 - число, заимствованное из старшего разряда с весовым коэффициентом 2⁵ = 16.

Далее с каждым очередным входным импульсом содержимое счётчика уменьшается на единицу (табл. 12.2).

Второй входной импульс С сбросит первый триггер D1. Остальные триггеры не срабатывают, так как на выходе Q₁ срез. Содержимое счётчика равно 1110, т.е. 16 - 2 = 14.

Входной импульс 3 взводит триггер D1, фронт выхода Q₁ которого сбрасывает триггер D2. Остальные триггеры не срабатывают, так как на выходе Q₂ срез. В счётчике останется число 1101, т.е. 16 - 3 = 13 и т.д.

С каждым входным импульсом С содержимое счётчика уменьшается на единицу.



Таблица 12.2 - Состояния четырех-разрядного вычитающего счётчика

Номер входногоимп.	Выходы	Число в счётчике
	Q4	Q3	Q2	Q1
0	0	0	0	0	0
1	1	1	1	1	15
2	1	1	1	0	14
3	1	1	0	1	13
4	1	1	0	0	12
5	1	0	1	1	11
6	1	0	1	0	10
7	1	0	0	1	9
8	1	0	0	0	8
9	0	1	1	1	7
10	0	1	1	0	6
11	0	1	0	1	5
12	0	1	0	0	4
13	0	0	1	1	3
14	0	0	1	0	2
15	0	0	0	1	1
16	0	0	0	0	0

После 15-го импульса С в счётчике останется взведенным только первый триггер D1. Содержимое счётчика равно 0001.

16-й импульс сбрасывает триггер D1, после чего счётчик обнуляется, а импульс переполнения Р передаётся в старший разряд.

12.3 Задание для расчета

1. Разработайте схему двоичного четырехразрядного счетчика на D-триггерах.

2. Дайте временную диаграмму работы счетчика.

3. Дайте таблицу состояний разрядов счетчика.



12.4 Исходные данные для расчета

1. Если последняя цифра номера зачетной книжки N четная, то разрабатывается суммирующий счетчик (0-четная цифра).

2. Если последняя цифра номера зачетной книжки N нечетная, то разрабатывается вычитающий счетчик.



Контрольные вопросы

1. Что называется модулем счета.

2. Как определить количество разрядов счетчика.

3. Какой счетчик называется суммирующим.

4. Какой счетчик называется вычитающим.

5. Какой счетчик называется реверсивным.

6. Объясните работу суммирующего счетчика на D-триггерах.

7. Объясните работу вычитающего счетчика на D-триггерах.

8. В режиме какого запуска используются D-триггеры при разработке счетчиков.



Рекомендуемая литература

1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. - [2-ге вид.]. - Одеса: Фенікс, 2009. - C. 258 - 275.

2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. - Одеса: ОНАЗ ім. О.С. Попова, 2004. - Частина 2. - C. 247 - 266.

3. Воробьева Е.М. Основы схемотехники: конспект лекций в 2-х частях / Е.М. Воробьева, В.Д. Иванченко. - Одесса: ОНАС им. А.С. Попова, 2011. - Часть 1. - С. 195-208.

Тема 13. Двоично-десятичные счетчики. Декадное соединение счетчиков

13.1 Ключевые положения

Десятичные счётчики

Десятичные счётчики применяются, в основном, для общения человека с машиной.

Десятичный счётчик с модулем М = 10 состоит из четырёх двоичных разрядов. Поэтому часто его называют двоично-десятичным счётчиком. Он считает до 10 и при появлении на его выходах числа 1010₂ = 10₁₀ сбрасывается в нуль. Такой счётчик имеет излишние неиспользованные состояния. Действительно, для двоичного четырёхразрядного счётчика М = 2⁴ = 16. Тогда число излишних состояний определится как q = 16 - 10 = 6.

Чтобы исключить эти излишние для десятичного счётчика состояния, используют обратные связи между выходами последнего триггера счётчика и входами триггеров тех разрядов, которые в двоичном коде составляют число излишних состояний, т.е. в нашем примере q = 6₁₀ = 0110₂. Тогда сигнал обратной связи следует подавать на соответствующие входы триггеров второго и третьего разрядов. Такой принцип называется блокированием переноса.

Рисунок 13.1 - Двоично-десятичный счетчик на двухступенных JК-триггерах: а) схема;б) условное обозначение

На рис. 13.1 дана схема асинхронного двоично-десятичного суммирующего счётчика, построенного на двухступчастых JК-триггерах. При этом полагаем, что JК-триггеры срабатывают от срезов импульсов, поступающих на их синхровходы, как показано на временной диаграмме работы рис. 13.2.

Здесь обратную связь осуществляют логические элементы D2, D4, D6. Элементы D2 и D4 запрещают взвод триггеров D3 и D5 после 8-го импульса, а D6 запрещает взвод триггера D7 до 8-го импульса.

Рисунок 13.2 - Временная диаграмма работы двоично-десятичного счетчика

Временная диаграмма работы двоично-десятич-ного счетчика дана на рис. 13.2.

Счётчик работает сле-дующим образом. Как видно из временной диа-граммы (рис. 13.2) и таб-лицы состояний (табл. 13.1), подсчёт числа им-пульсов до 8-го включи-тельно выполняется в двоичном коде: 0000, 0001, 0010, ... , 1000.

Действительно, пока триггер старшего разряда D7 в нулевом состоянии, на выходе . Это даёт разрешение на прохождение импульсов через схемы 2И D2 и D4 с триггеров D1 и D3 соответственно на входы С триггеров D3 и D5.

После поступления 8-го импульса в нулевые состояния возвращаются триггеры первых трёх разрядов D1, D3 и D5, и взводится триггер D7. При взведенном триггере D7 срабатывание элементов D2 и D4 запрещено подачей с выхода логического нуля, но при этом появляется разрешение на срабатывание нижнего элемента 2И-ИЛИ D6.

После 9-го импульса взводится триггер D1, подготавливая к прохождению импульса сброса через схему D6 на триггер D7.

10-й счётный импульс сбрасывает первый триггер D1, которым сбрасывается триггер D7. При этом триггеры D3 и D5 свои состояния не меняют и, таким образом, все триггеры счётчика находятся в нулевых состояниях. Импульс переполнения счётчика появляется после каждого десятого входного импульса. С приходом 11-го импульса счётчик повторяет работу заново.

Таблица 13.1 - Состояния двоично-десятичного счетчика

Номер входн. имп.	Выходы	Число в счётчике
	Q7	Q5	Q3	Q1
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	2
3	0	0	1	1	3
4	0	1	0	0	4
5	0	1	0	1	5
6	0	1	1	0	6
7	0	1	1	1	7
8	1	0	0	0	8
9	1	0	0	1	9
10	0	0	0	0	0



Декадное соединение счетчиков

На практике часто возникает необходимость использовать модуль счета более 16, т.е. появляется необходимость использования счетчиков большой емкости.

Для увеличения модуля счета стандартные счетчики соединяют каскадно. Для каскадного соединения двух или большего числа счетчиков необходимо выбирать такие стандартные микросхемы, которые имеют выходы переполнения Р.

На выходе Р появляется один импульс переполнения, когда количество импульсов, которые приходят на вход, равняется модулю счета М.

Рисунок 13.3 - Каскадное соединение десятичных счетчиков

Схема работает следующим образом.

Когда на вход С счетчика D1 приходит 10 импульс, счетчик D1 переходит в нулевое состояние, а на выходе переполнения Р1 появляется один импульс. Импульс переполнения Р1 подается на суммирующий вход второго счетчика D2, и на выходе второго счетчика D2 записывается единица. Следующие 9 импульсов (от 11 до 19), которые продолжают поступать на вход D1, изменяют только показания первого счетчика D1. Его показания постепенно увеличиваются от 1 до 9, двадцатый импульс снова устанавливает первый счетчик в нуль, и второй импульс переполнения с выхода Р1поступает на вход второго счетчика D2, увеличивая показания последнего на 1. Таким образом, после прихода на D1 20 импульса на выходе второго счетчика D2 устанавливаются показания 0010 (что соответствует десятичной цифре 2), а на выходе первого счетчика D1- все нули (0000).

Таким образом, при каскадном соединении десятичных счетчиков первый счетчик подсчитывает единицы, после каждого десятого импульса, формируется на его выходе переполнения Р1 один импульс. Импульсы переполнения первого счетчика являются входными импульсами второго счетчика, поэтому второй счетчик подсчитывает десятки, т.е. количество десятков импульсов приходящих на вход С1.

На выходе переполнения второго счетчика D2 появится импульс, когда на вход С поступит 10 десятков, т.е. сто импульсов. Аналогичное подключение третьего счетчика позволит подсчитывать количество сотен импульсов и т.д. Следовательно, каскадное соединение десятичных счетчиков позволяет выполнять счет импульсов по декадам.

13.2 Задание для расчета

1. Определите необходимое количество двоичных счетчиков для подсчета заданного числа импульсов.

2. Разработайте схему декадного соединения двоичных счетчиков.

3. Укажите значения выходных сигналов (0 или 1) каждого счетчика при поступлении заданного числа импульсов на вход.

4. Назовите количество импульсов, поступающих на вход (+1) первого счетчика и т.д.

13.3 Исходные данные

1. Количество импульсов, поступающих на вход разрабатываемого счетчика, определяется по формуле: N=50*M + N.



Контрольные вопросы

1. Чему равен модуль счета в десятичном счетчике.

2. Какое количество триггеров необходимо для полного десятичного счетчика.

3. Как выполнить увеличение разрядности счетчиков.

4. Почему при каскадном соединении счетчиков используется только одинаковые счетчики.

5. В каком случае формируется импульс переполнения на соответствующем выходе счетчика.



Рекомендованная литература

1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. - [2-ге вид.]. - Одеса: Фенікс, 2009. - C. 278 - 279.

2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. - Одеса: ОНАЗ ім. О.С. Попова, 2004. - Частина 2. - C. 258 - 275.

3. Воробьева Е.М. Основы схемотехники: конспект лекций в 2-х частях / Е.М. Воробьева, В.Д. Иванченко. - Одесса: ОНАС им. А.С. Попова, 2011. - Часть 1. - С. 205-206.



Тема 14. Регистры

14.1 Ключевые положения

Классификация регистров

Регистрами называются последовательностные устройства, выполняющие функцию приёма, запоминания и передачи информации. Каждому разряду числа, записанному в регистр, соответствует свой разряд, построенный на базе триггеров RS-, D- или JК- типа.

Основным классификационным признаком, по которому разделяют регистры, является способ записи и считывания двоичной информации. По этому признаку различают три типа регистров: последовательные, параллельные и параллельно-последовательные.

В последовательных регистрах запись информации в разряды и её считывание осуществляются последовательно во времени, т.е. поочерёдно. Информация записывается путём последовательного сдвига числа синхроимпульсами. Поэтому регистры последовательного типа носят название регистров сдвига.

В параллельных регистрах, имеющих параллельные входы и выходы, запись информации выполняется одновременно во всех разрядах за один такт управления. Такие регистры называют регистрами памяти.

Последовательные регистры

Последовательные регистры, или регистры сдвига, предназначены для выполнения операций сдвига двоичной информации под действием внешних синхроимпульсов.

По направлению сдвига регистры различаются по трём признакам:

- регистры, выполняющие сдвиг числа от младших разрядов к старшим, называются регистрами сдвига вправо;

- регистры, выполняющие сдвиг числа от старших разрядов к младшим, называются регистрами сдвига влево;

- регистры, выполняющие сдвиг числа как вправо, так и влево, - реверсивные регистры сдвига.

Основное назначение регистров последовательного действия - это сдвиг информации, поступающей на вход.

На рис. 14.1 дана схема и условное обозначение четырёхразрядного регистра сдвига вправо на D-триггерах.

Регистр имеет один информационный вход D, на который поступает информация в виде последовательности нулей и единиц, и тактовый вход С, на который подаются синхронизирующие импульсы.

Регистр сдвига вправо работает следующим образом.

Рисунок 14.1 - Регистр сдвига вправо: а) схема; б) условное обозначение

На параллельных выходах регистра Q₁ - Q₄ информация появляется одновременно, а на последовательном входе D только поочерёдно по одному биту.

Первый триггер D1 отвечает за младший разряд каждого слова информации, а D4 - за старший. Информация поступает, начиная с младшего разряда.

С поступлением синхронизирующих импульсов одновременно на тактовые входы С всех D-триггеров с каждым фронтом С выход последующего триггера копирует состояние предшествующего.

Регистр из четырёх триггеров или четырёх разрядов может принять информацию, которая состоит из четырёх бит.

Принцип действия регистра сдвига вправо иллюстрирует временная диаграмма его работы (рис. 14.2).

Рисунок 14.2 - Временная диаграмма работы регистра сдвига вправо

Для записи информации в данном регистре необходимы четыре такта синхроимпульсов С (1…4).

Считывание информации выходов Q₁, Q₂, Q₃, и Q₄ можно выполнить в параллельном коде одновременно с четырёх названных выходов или в последовательном коде с выхода последнего триггера D4.

Пусть к моменту t₁ на информационный D-вход регистра поступила единица. Она подготовит к взводу только триггер 1-го младшего разряда D1. Входы D остальных триггеров D2, D3 и D4 остаются под нулевыми потенциалами.

Фронт 1-го синхроимпульса С в момент t₁ взводит триггер D1 и на его выходе будет Q₁ = 1. Эта информация передаётся к входу D триггера D2 и подготавливает триггер D2 к взводу.

2-й синхроимпульс в момент t₂ взводит триггер D2 и тем самым изменяет потенциал на его выходе Q₂ с нуля на единицу.

С приходом 3-го синхроимпульса в момент t₃ на выходе Q₃ устанавливается логическая единица.

4-й синхроимпульс в момент t₄ взводит триггер D4 и на его выходе Q₄ потенциал будет равен 1.

Аналогичным образом запи-сываются и сдвигаются логичес-кие единицы, поступившие на D-вход регистра в моменты t₄, t_5, t₆.

Таким образом, в рассмотренной схеме (рис. 14.1) осуществляется сдвиг логических единиц и нулей, поступивших на D-вход регистра, от младшего разряда к старшему разряду, т.е. вправо.

Для увеличения ёмкости регистров используют их каскадное соединение, как показано на рис. 14.3, при котором выход последнего разряда предшествующего регистра D1 соединяют с D-входом последующего регистра D2, а входы С объединяют в шину. При этом те же самые выходы последующего регистра D2: Q₁; Q₂; Q₃; Q₄ имеют в соединении другую разрядность: Q₅; Q₆; Q₇; Q₈, т.е. после разряда Q₄ будет разряд Q₅, затем Q₆ и т.д.

Рисунок 14.4 - Регистр сдвига влево: а) схема; б) условное обозначение



Рассматривая типы регистров, следует отметить, что сдвиг информации

может быть как вправо, так и влево. Это зависит от того, как поступает информация на D-вход регистра: начиная с младшего разряда регистра или старшего.

На рис. 14.4 дана схема четырёхразрядного регистра сдвига влево.

Для осуществления сдвига влево D-входом регистра является вход D последнего триггера D4, а выход каждого последующего триггера соединён с D-входом предыдущего.

Принцип действия регистра сдвига влево иллюстрирует временная диаграмма его работы (рис. 14.5).

Рисунок 14.5 - Временная диаграмма работы регистра влево

Регистр сдвига влево работает следующим образом.

Пусть к моменту t₁ на информационный D-вход регистра поступила единица. Она подготовит к взводу только триггер старшего разряда D4. Входы D триггеров D1, D2, D3 останутся под нулевыми потенциалами.

Фронт 1-го синхроимпульса С в момент t₁ взводит триггер старшего разряда D4 и на его выходе будет Q₄ = 1. Эта информация передаётся входу D триггера D3 и подготавливает триггер D3 к взводу.

2-й синхроимпульс в момент t₂ взводит триггер D3 и тем самым изменяет потенциал на его выходе Q₃ с нуля на единицу.

С приходом 3-го синхроимпульса в момент t₃ на выходе Q₂ устанавливается логическая единица.

4-й синхроимпульс в момент t₄ взводит триггер D1 и на его выходе Q₁ потенциал будет равен 1.

Аналогичным образом записываются и сдвигаются логические единицы, поступившие на D-вход регистра в моменты t₄, t_5, t₆.

Таким образом, в рассмотренной схеме (рис. 14.4) осуществляется сдвиг логических единиц и нулей, поступивших на D-вход регистра, от старшего разряда к младшему, т.е. влево.

При каскадном соединении регистров сдвига влево (рис. 14.6), увеличение ёмкости осуществляется наращиванием младших разрядов, т.е. подключением к регистру D2 регистра D1. При этом D-вход регистра D1 подключается к выходу старшего разряда Q₅ регистра D2.

Преимуществом обоих рассмот-ренных однотактных регистров сдвига (и вправо, и влево) является их сравнительная простота, так как триггеры всех разрядов синхронизи-

руются сигналом, который подается по одной единственной шине С.

Недостаток заключается в явлении состязания фронтов, суть которого в том, что запись информации в следующий разряд (триггер) и срабатывание предыдущего триггера, с которого переписывается информация, происходят одновременно. Это может привести к тому, что предыдущий триггер уже сработал, а переписать из него информацию последующий триггер ещё не успел. Поэтому функциональная надёжность однотактного регистра сдвига в условиях дестабилизирующих факторов, например, при действии помех, может быть недостаточной.

Параллельные регистры

Параллельные регистры или регистры памяти - это многоразрядные регистры параллельного действия с параллельными входами и параллельными выходами, в которых число разрядов определяется числом триггеров, на которых построен регистр.

Регистры памяти - это накопительные регистры. Их основное назначение - сбор двоичной информации небольшого объёма.

Первый младший разряд числа записывается и сохраняется в первом младшем разряде регистра, второй - во втором разряде и т.д. Старший разряд регистра принимает старший разряд числа.

Регистры памяти строятся на триггерах различных типов.

Однофазные параллельные регистры однотактного действия можно построить, например, на D-триггерах в количестве, равном числу входов регистра.

На рис. 14.7 приведена схема четырехразрядного однотактного параллельного регистра памяти на четырёх D-триггерах.

Запись числа А (а₁, а₂, а₃, а₄) выполняется синхроимпульсом С без предварительного сброса триггеров.

Каждый разряд числа А (а₁, а₂, а₃, а₄) подаётся на информационный вход D отдельного триггера D₁…D₄.

Число записывается в регистр фронтом синхроимпульса С, а считывать его с выходов Q каждого триггера можно в любое время после завершения процесса записи.

При С = 0 регистр находится в состоянии хранения записанной информации.

В общем случае регистры синхронизируются уровнями 1 либо 0, фронтом или срезом синхросигнала, в зависимости от типа используемого триггера.

Существуют регистры, в ко-торых считывание информации с выходов также синхронизируется. Однако при этом запись и считывание должны быть разнесены во времени.

Классификация регистров памяти осуществляется по трём признакам:

- однофазные параллельные регистры однотактного действия;

- однофазные параллельные регистры двухтактного действия;

- парафазные параллельные регистры.

Однофазные параллельные регистры однотактного действия сравнительно экономичны и надёжны. Быстродействие этих регистров выше примерно вдвое однофазных регистров двухтактного действия, но аппаратные затраты на реализацию однотактных регистров большие.



14.2 Задание для расчета

1. Определите количество разрядов разрабатываемого по заданию регистра.

2. Начертите схему заданого регистра.

3. Укажите потенциалы выхода каждого разряда регистра.

14.3 Исходные данные

1. Переведите в двоичный код десятичное число MN, которое соответствует вашему варианту.

2. Количество разрядов регистра выбирается таким, чтобы все значения кода числа, определенного в п. 1, оказались введенными в разрабатываемый регистр

3. Тип регистра выбирается по номеру варианта:

MN = 01…35 - последовательный регистр со сдвигом вправо;

MN = 36…70 - последовательный регистр со сдвигом влево;

MN = 71…99 - параллельный регистр.



Контрольные вопросы

1. Объясните назначение регистров сдвига.

2. Дайте схему и поясните работу регистра сдвига вправо.

3. Дайте схему и поясните работу регистра сдвига влево.

4. Объясните назначение параллельных регистров.

5. Дайте схему и поясните работу параллельного регистра сдвига однотактного действия.



Рекомендованная литература

1. Воробйова О.М. Основи схемотехніки: підручник / О.М. Воробйова, В.Д. Іванченко. - [2-ге вид.]. - Одеса: Фенікс, 2009. - С. 279 - 289.

2. Воробйова О.М. Основи схемотехніки: У 2-х частинах: навч. посіб. / О.М. Воробйова, В.Д. Іванченко. - Одеса: ОНАЗ ім. О.С. Попова, 2004. - Частина 2. - С. 266 - 275.

3 Воробьева Е. М. Основы схемотехники: конспект лекций в 2-х частях / Е.М. Воробьева, В.Д Иванченко. - Одесса: ОНАС им. А.С. Попова, 2012. - Часть 2. - С. 209 - 216.



Тема 15. Комбинационные устройства

15.1 Дешифраторы

Дешифраторы в сравнении с шифраторами выполняют обратное преобразование.

Дешифраторами называются комбинационные логические структуры, предназначенные для преобразования (дешифрации) входного кода в символьную или алфавитно-цифровую информацию, т.е. в код "1 из п", в котором активный только один выход.

Дешифраторы, как и шифраторы, бывают полными и неполными.

Рассмотрим принцип построения полного линейного дешифратора 2…4 на логических схемах И. Такой дешифратор имеет 4 двухвходовые схемы 2И, которые обнаруживают единичные состояния всех входов.

При подаче двоичного числа на входах различных схем И должна быть комбинация прямых и инверсных входных переменных, поэтому входы дешифратора должны снабжаться инверторами.

Найдём логичное высказывание каждого выхода.

Входное число х₂ = 0; х₁ = 0 схема И может обнаружить, если к её входам подвести инверсные значения и . Тогда у₀ = . Таким образом, уравнения состояний выходов дешифратора являются логическими произведениями состояний входов, в которые подставляем прямое состояние входа, если оно единично, и - инверсное, если оно нулевое.

Тогда состояния дешифратора 2…4 на схемах 2И описываются следующими уравнениями:

(15.1)

Схему дешифратора разрабатываем в виде матрицы (рис. 15.1). Входы схем 2И D3…D6 соединяем с теми входами дешифратора, которые имеются в уравнениях (15.1).

Рис. 15.1 - Схема линейного дешифратора 2…4

Для пояснения работы дешифратора покажем таблицу его состояний (табл. 15.1).

Дешифратор работает следующим образом.

Инверторы D1 и D2 осуществляют инверсию и .

Подставляя состояния входов из табл. 15.1 в уравнения (15.1), убеждаемся в следующем.

Таблица 15.1 Состояния полного дешифратора 2…4

Число	Входы	Выходы
	х2	х1	у0	у1	у2	у3
0 1 2 3	0 0 1 1	0 1 0 1	1 0 0 0	0 1 0 0	0 0 1 0	0 0 0 1

При входном числе 0 оба входа нулевые: х₂ = 0 и х₁ = 0. Подставляя эти значения в уравнения (15.1), обнаруживаем, что выход только схемы D3 единичный: у₀ = 1. Это объясняется тем, что при х₂ = 0 и х₁ = 0 их инверсии единичные, что и обнаруживает схема D3.

На входах всех других схем D4, D5, D6 хотя бы один из входов нулевой, из-за чего у₁ = 0; у₂ = 0; у₃ = 0.

При входном числе 1 состояния входов х₂ = 0; х₁ = 1. Подставляя эти значения в уравнения (15.1), убеждаемся в том, что только выход схемы D4 единичный: у₁ = 1 и т.д.

Дешифраторы можно реализовать и на других логических схемах, например, на схемах И-НЕ. Различие при этом лишь в том, что при обоих единичных входах на выходе соответствующей схемы будет логический нуль.

Если дешифратор реализовать на схемах 2И-НЕ, то прямые и инверсные их входы следует сменить на противоположные. Тогда на выходе схемы только с двумя входными единицами будет логическая единица. На выходах других трёх схем будут логические нули.

В неполных дешифраторах имеется определённое число неиспользованных входных наборов. Распространённым примером является неполный дешифратор 4…10, выполняющий преобразование двоично-десятичного кода в десятичный.

Рассмотрим принцип построения неполного дешифратора 4…10 на схемах логического умножения И. Такой дешифратор содержит 10 четырёхвходовых схем 4И, каждая из которых обнаруживает единичные состояния всех своих четырёх входов. Поэтому уравнение каждого выхода является логическим произведением состояний входов, в которое подставляем инверсное состояние входа, если он нулевой, и - прямое, если он единичный.

Тогда логические уравнения дешифратора следующие:

(15.2)

Схему дешифратора разрабатываем в виде матрицы (рис. 15.2). Входы схем 4И соединяем соответственно с теми входами дешифратора, которые содержатся в уравнениях (15.2). Выходы дешифратора у₀ … у₉ показывают десятичное число, которое соответствует кодовой комбинации входного числа.