Организация микропроцессорной системы на микропроцессорном комплекте КР580

Размещено на http://www.allbest.ru/

Содержание

1. Анализ проектируемой системы

2. Разработка аппаратных средств МПС

2.1 Блок центрального процессора

2.1.1 БИС ЦПУ КР580ВМ80А

2.1.2 БИС системного контроллера КР580ВК38

2.1.3 БИС буферных регистров КР580ИР82

2.1.4 БИС тактового генератора КР580ГФ24

2.2 Модуль памяти

2.2.1 Модуль ОЗУ

2.2.1.1 Определение характеристик ИМС ОЗУ по условно-му графическому обозначению (УГО)

2.2.1.2 Расчет модуля ОЗУ. Определение количества ИМС ОЗУ в модуле

2.2.1.3 Разработка функциональной схемы формирования сигнала CS выбора страниц

2.2.1.4 Выбор ИМС логических элементов

2.2.2 Модуль ПЗУ

2.2.2.1 Определение характеристик ИМС ПЗУ по условно-му графическому обозначению (УГО)

2.2.2.2 Расчет модуля ПЗУ. Определение количества ИМС ПЗУ в модуле

2.2.2.3 Разработка функциональной схемы формирования сигнала CS выбора страниц

2.2.2.4 Выбор ИМС логических элементов

2.3 Интерфейсный модуль

2.3.1 Организация параллельного обмена информации

2.3.2 Организация прямого доступа к памяти

2.3.3 Организация режима прерываний

2.3.4 Логика выбора периферийных БИС

3. Разработка программных средств МПС

3.1 Постановка и формулировка задачи инициали-зации интерфейсного модуля

3.1.1 Инициализация КР580ВВ55 (ППИ)

3.1.2 Инициализация КР580ВТ57 (КПДП)

3.1.3 Инициализация КР580ВН59 (ПКП)

3.2 Разработка программы на языке Ассемблер

Заключение

Литература

ЭВМ получили широкое распространение, начиная с 50-х годов. Прежде это были очень большие и дорогие устройства, используемые лишь в государственных учреждениях и крупных фирмах. Размеры и форма цифровых ЭВМ неузнаваемо изменились в результате разработки новых устройств, называемых микропроцессорами.

Микропроцессор (МП) - это программно-управляемое электронное цифровое устройство, предназначенное для обработки цифровой информации и управления процессом этой обработки, выполненное на одной или нескольких интегральных схемах с высокой степенью интеграции электронных элементов.

Первым общедоступным микропроцессором был 4-разрядный Intel 4004. Развитием микропроцессоров стало появление универсальных многопрограммных 8-битных Intel 8080 (апрель 1974) и MOS Technology 6502 (сентябрь 1975). Они оба использовались в производстве настольных компьютеров и игровых консолей: первый -- Altair 8800, второй -- Nintendo NES, Atari 2600, Apple I, Apple II, Commodore 64, Агат и др. В отличие от 4004, эти микропроцессоры использовали раздельные шины адреса и данных, а инструкции и данные хранились в одних и тех же областях памяти. Таким образом, это были первые CPU, работающие на основе архитектуры фон Неймана и выполняющие функции арифметико-логического устройства и устройства управления.

Следующим этапом в эволюции центральных процессоров стал выпуск 16-битных Intel 8086/88 (июнь 1978), которые положили начало архитектуре x86 и массовому распространению персональных компьютеров. В 1980 был представлен первый процессор с RISC-архитектурой -- IBM 801. По сравнению с CISC-процессорами того времени он имел меньшие размеры и число инструкций, был проще и дешевле в изготовлении. В 1984 начали изготовляться первые процессоры VLIW-архитектуры, однако они не получили большого распространения.

Дальнейшее развитие процессоров привело к переходу на 32-разрядные модели, позволявшие эффективнее работать с большими числами и адресовать ранее недоступные объемы памяти. В октябре 1985 вышел первый 32-битный x86-процессор, Intel 80386, а в 1986 появились три новые 32-битные RISC-архитектуры -- MIPS, SPARC и PA-RISC, представленные компаниями MIPS Technologies, Sun и HP соответственно. Следующим шагом было появление 64-битных процессоров MIPS R4000 (февраль 1991) и DEC Alpha 21064 (ноябрь 1992). Alpha был также первым CPU, поддерживающим суперскалярность, то есть возможность исполнять более одной инструкции за такт. Первыми суперскалярными процессорами других архитектур стали Intel Pentium (март 1993), MIPS R8000 (июнь 1994), PA-RISC 7100 (июнь 1994) и 64-битный UltraSPARC (сентябрь 1994).

Следующей вехой в истории центральных процессоров стало динамическое исполнение команд. Заключалась оно в том, что процессор исполнял команды не в том порядке, в котором он их считывал из памяти, а в том, который был более эффективен по времени выполнения, и при этом, конечно же, не нарушал семантики программы. Эта технология была реализована во всех процессорах соответствующих архитектур, начиная с MIPS R10000 (октябрь 1994), PA-RISC 8000 (март 1995), Intel Pentium Pro (ноябрь 1995), Alpha 21264 (декабрь 1998).

После этого появились первые популярные и коммерчески успешные процессоры с архитектурой VLIW -- Intel Itanium (октябрь 1999) и Transmeta Crusoe (январь 2000). Затем, с некоторым опозданием от других платформ вышли 64-битные расширения для x86, реализованные в процессорах AMD Opteron (технология AMD64, апрель 2003) и Pentium 4 (EM64T, август 2004).

В начале нового тысячелетия развитие центральных процессоров пошло в сторону увеличения количества ядер в одном процессорном корпусе. Практически одновременно вышли двухъядерные CPU всех популярных архитектур: PA-RISC 8800 (февраль 2004), UltraSPARC-IV (февраль 2004), IBM PowerPC G4 (август 2004), MIPS BCM1255 (октябрь 2004), AMD Athlon X2 (апрель 2005), Pentium D (май 2005), Itanium 2 (октябрь 2005), Intel Core 2 Duo (июль 2006). На данный момент существуют двух, трех, четырех и шестиядерные процессоры Intel и AMD. У Intel это процессоры линейки Core 2 Duo, Core 2 Quad на 45 нанометровой технологии и Core i3, i5, i7 на 32 нм технологии. Что касается AMD то ее продукция представлена линейкой Athlon II X2, Phenom X2, X3, X4, X6.

По заданию требуется организовать микропроцессорную систему (МПС) с объемом памяти 8 кбайт. Из них ОЗУ - 4кбайта (страницы 20-23), ПЗУ -4кбайт, (страницы 0-3).

Для организации параллельного обмена информации с семисегментным индикатором и клавиатурой использую БИС параллельного программируемого интерфейса ППИ-КР580ВВ55. Требуется подключить 1 УВВ к каналу А, запрограммировав канал А на режим 2 .

Прямой доступ к памяти необходимо организовать от 2 УВВ и передать 250 байт из УВВ1 в память, и 300 байт из памяти в УВВ 2. ПДП реализовать с помощью БИС КПДП КР580ВТ57, подключив УВВ 1 к каналу «1», а УВВ 2 к каналу «2».

Режим прерываний обеспечивается с помощью БИС КР580ВН59, область векторов прерывания задана в конце 23 страницы ОЗУ, через 4 байт.

Синхронизацию системы обеспечивает БИС тактового генератора КР580ГФ24.

Системный контролер КР580ВК38 буферизует ШД и формирует 5 управляющих сигналов, а за буферизацию 16-битной ША отвечают две ИМС КР580ИР82.

На основе анализа разрабатываю и строю структурную схему системы.

Основное назначение блока центрального процессора (ЦП):

- Синхронизация системы;

- Формирование системной шины адреса (ША)- 16бит и

системной шины данных (ШД) - 8бит;

- Формирование системной шины управления (ШУ)- 15бит.

В состав блока ЦП входят следующие БИС:

Тактовый генератор КР580ГФ24 -синхронизирует работу всех устройств системы и формирует 5 сигналов для ШУ;

Микропроцессор КР580ВМ80А -обрабатывает информацию и управляет этой обработкой;

Буферные регистры КР580ИР82 -увеличивают нагрузочную способность адресных выходов (А0-А15) МП, а выходы регистров (Q0-Q7) формируют ША;

Системный контроллер КР580ВК38 -выходы (DB0-DB7) которого формируют шину данных, а также 5 сигналов для ШУ.

2.1.1 БИС ЦПУ КР580ВМ80А

Микропроцессор - программно-управляемое устройство, выполненное по технологии БИС или СБИС, выполняющее две основных функции: обработка информации и управление обработкой.

КР580ВМ80А - функционально-законченный однокристальный параллельный восьмиразрядный микропроцессор (МП) с фиксированной системой команд. Применяется в качестве центрального процессора (ЦП) в устройстве управления и обработки данных. Он имеет раздельные 16-разрядную ША и 8-разрядную ШД. Шина адреса обеспечивает прямую адресацию внешней памяти объемом до 65536 байт и 256 устройств ввода-вывода

Рисунок 1 - Условное графическое обозначение микросхемы КР580ВМ80А

Основные технические характеристики центрального процессора (ЦП):

разрядность ШД - 8 бит;

разрядность ША - 16 бит;

адресуемая память V = 216 = 64 кб;

число регистров общего назначения (РОН) - 6шт

разрядность РОН - 8 бит

быстродействие - 625 000 операций в сек.

тактовая частота 2,5 МГц;

напряжения питания -5В,+5В,+12 В;

мощность рассеивания 1,25 Вт;

количество транзисторов в кристалле - 5000шт

Технология изготовления (размер одного транзистора) - 10мкм

диапазон рабочих температур 10…+70 С;

Uвысур(высокого уровня) - 3,3…3,7В;

Uнизкур(низкого уровня) - -0,3…0,45 В;

Длительность тактовых импульсов: С1 t=60 нс, С2 t=220 нс;

244 команды;

256 УВВ;

Организация стека -указатель стека позволяет в любой точки памяти зафиксировать вершину стека

Таблица 1 - Назначение выводов КР580ВМ80А

Предназначена для увеличения нагрузочной способности выводов ШД МП и 5 выводов контроллера формируют 5 сигналов ШУ: MEMR, MEMWR, IOR, IOWR, INTA.

Микросхема КР580ВК38 выполняет функцию системного контроллера и шинного формирователя, осуществляет формирование управляющих сигналов обращения к ОЗУ или к устройствам ввода/вывода (УВВ) и обеспечивает прием и передачу 8-разрядной информации между шиной данных микропроцессора и системной шиной.

Формирование сигналов IOW, MEMW в данной микросхеме происходит относительно сигнала STB “Строб состояния”, что позволяет при применении в микропроцессорной системе микросхемы КР580ВК38 использовать ЗУ и УВВ с более широким диапазоном быстродействия. Двунаправленный шинный формирователь осуществляет буферирование 8-разрядной шины данных и автоматический контроль направления передачи данных.

Подключение системного контроллера к шине данных микропроцессора осуществляется с помощью двунаправленных выводов DO-D7, к системной шине - с помощью двунаправленных выводов DBO-DB7. При необходимости с помощью сигнала “Управление системной шиной”выводы DBO-DB7 системного контроллера могут быть переведены в состояние “Выключено”.

Рисунок 2 - Условное графическое обозначение микросхемы КР580ВК38

Таблица 2 - Назначение выводов КР580ВК38

БИС КР580ИР82 - микросхема 8-разрядного адресного регистра, предназначенная для связи микропроцессора с системной шиной; обладает повышенной нагрузочной способностью. Микросхема представляет собой восьмиразрядный D-регистр с "защелкой" без инверсии и с тремя состояниями на выходе.

Микросхема состоит из восьми одинаковых функциональных блоков и схемы управления.

В зависимости от состояния стробирующего сигнала STB микросхемы могут работать в двух режимах: в режиме шинного формирователя или в режиме хранения. При высоком уровне сигнала STB и низком сигнале ОЕ микросхема работает в режиме шинного формирователя. При переходе сигнала STB из состояния высокого уровня в низкий происходит "защелкивание" передаваемой информации во внутреннем триггере, и она сохраняется до тех пор, пока на входе STВ присутствует напряжение низкого уровня.

Выходные буферы микросхемы КР580ИР82 - управляются сигналом ОЕ "Разрешение выхода". При переходе сигнала ОЕ в состояние высокого уровня все выходы Q переходят в высокоомное состояние независимо от входных сигналов STB и Q. При возвращении сигнала ОЕ в состояние низкого уровня выходы Q переходят в состояние, соответствующее внутренним триггерам.

Рисунок 3 - Условное графическое обозначение микросхемы КР580ИР82

Таблица 3 - Назначение выводов КР580ИР82

Микросхема КР580ГФ24 представляет собой генератор тактовых импульсов (ГТИ), предназначенный для совместной работы с ЦПУ KP580BM80A. Генератор формирует: высокоуровневые тактовые сигналы С1 и С2 с несовпадающими фазами; сигнал “Строб состояния”, который, поступая на системный контроллер, фиксирует состояние шины данных микропроцессора; сигнал RESET “Установка”.

Генератор опорной частоты при подключении к выводам XTAL1 и XTAL2 кварцевого резонатора обеспечивает высокую стабильность частоты, определяемую основной частотой возбуждения кварцевого резонатора.

Выход генератора опорной частоты выведен на внешний вывод OSC и соединен внутри микросхемы со счетчиком-делителем, входящим в состав тактового генератора.

Тактовый генератор сигналов состоит из счетчика-делителя на 9, логических дешифраторов, формирующих требуемые тактовые импульсы, выходных формирователей и вспомогательных логических схем и триггеров для генерации выходных сигналов: С1, С2. Тактовые импульсы С1 и С2 управляют МОП-входами МП КР580ВМ80А.

Отрицательный сигнал, длительность которого равна одному периоду частоты опорного генератора, формируется микросхемой КР580ГФ24 при поступлении на ее вход с микропроцессора КР580ВМ80А сигнала SYNC “Синхронизация”, свидетельствующего о начале машинного цикла.

При поступлении входного сигнала микросхема КР580ГФ24 с помощью триггера Шмидта и триггера Т1 вырабатывает сигнал RESET, синхронизированный с тактовым сигналом С2, По сигналу RESET осуществляется установка в исходное состояние различных устройств микропроцессорной системы. Наличие в микросхеме триггера Шмидта позволяет подавать на вход сигнал с пологим фронтом. С помощью триггера Т2 осуществляется стробирование входного сигнала RDYIN “Готовность” тактовым сигналом С2.

Рисунок 4 - Условное графическое обозначение микросхемы КР580ГФ24

Таблица 4 - Назначение выводов КР580ГФ24

Запоминающие устройства (ЗУ) служат для хранения двоичной информации и обмена ею с другими устройствами. Они хранят программы, по которым работает МП, и операнды.

Регистровые ЗУ - находятся в составе процессора, имеют небольшой объём и быстродействие, равное быстродействию МП.

Основная память (ОЗУ и ПЗУ):

ОЗУ - энергозависимая память для кратковременного хранения программ и данных.

ПЗУ - энергонезависимая память для долговременного хранения часто используемых неизменяемых программ и констант.

Кэш-память - быстродействующая память для хранения копий информации.

Внешняя память - служит для хранения больших массивов информации, электрически не связана с ЭВМ, поэтому требует специальных электромеханических устройств для ввода информации во внутреннюю память МП.

Максимальный объем адресуемой памяти в разрабатываемой МПС - 64кбайта. Память делится на страницы объемом 1кбайт - с нулевой по 63.

Модуль памяти состоит из модуля ОЗУ и модуля ПЗУ. Объем модуля ОЗУ по заданию 4кбайт. ОЗУ нужно организовать с 20 по 23 страницу.

Объем модуля ПЗУ 4кбайта. ПЗУ должно быть организовано с 0 по 3 страницу.

ОЗУ - оперативное запоминающее устройство для кратковременного хранения программ и данных, которая работает в 3-х режимах: запись, чтение и хранение.

По заданию требуется организовать модуль ОЗУ на микросхеме К537РУ10.

Рисунок 5 - Условное графическое обозначение микросхемы К537РУ8А

Технические характеристики ИМС ОЗУ КР537РУ8А:

- Организация ИМС NИМС х mИМС - 2 11 х 8 бит

- Информационная емкость V = 2кБайта

- Быстродействие 350нс.

Таблица 5 - Назначение выходовКР537РУ8А

Необходимо организовать модуль ОЗУ объемом 4кБайта на ИМС, обслуживающий страницы 20-23.

Рассчитываем необходимое количество ИМС:

1) Организация ИМС V = NИМС х mИМС = 2 11 х 8

2) Информационная емкость ОЗУ VОЗУ = 4кБайта = 2 12 х 8 бит

3) Количество ИМС

Так как VИМС = 2кБайта, 1 микросхема будет Хранить 2 страницы ОЗУ.

Составляем таблицу адресов

Таблица 6. Адреса первой и последней ячеек для каждой и заданных страниц

Так как одна ИМС содержит 2 страницы ОЗУ, сигнал формируется А15 - А11 разрядами адреса.

Строим логические схемы сигналов :

Рисунок 6 - логическая схема согнала

Рисунок 7 -логическая схема сигнала

Сигнал формируется с помощью логических элементов НЕ, И-НЕ.

Для организации данной логической схемы я выбрала:

К555ЛН1 - 6 элементов НЕ

Технические характеристики:

Напряжение питания, В - 5±10%;

Потребляемая мощность, мВт - 2;

Время задержки сигнала, нс. - 9,5;

Диапазон допустимой температуры от - 10°С до + 60°С.

Рисунок 8 - УГО К555ЛН1

К555ЛА2 - 1 элемент 8И-НЕ

Технические характеристики:

Напряжение питания, В - 5± 10%;

Потребляемая мощность, мВт - 2;

Время задержки сигнала, нс. - 9,5;

Диапазон допустимой температуры от - 10°С до + 60°С.

Рисунок 9 - УГО К555ЛА2

ПЗУ - постоянное запоминающее устройство, предназначенное для долгого хранения информации, является энергозависимой. Работает в 2-х режимах: хранение, чтение.

По заданию требуется организовать модуль ПЗУ на микросхеме К573РФ1.

Определяем параметры заданной микросхемы.

Рисунок 10 - Условное графическое обозначение микросхемы К537РФ1

Технические характеристики

- Организация ИМС NИМС х mИМС - 2 10 х 8

- Информационная емкость VИМС = 1 кБайт

- Напряжение программирования Uпр. = (26?0.5) В