Организация микропроцессорной системы на микропроцессорном комплекте КР580
Анализ проектируемой системы и разработка аппаратных средств микропроцессорной системы. Блок центрального процессора, модуль памяти и интерфейса. Постановка и формулировка задачи инициализации интерфейсного модуля. Разработка программы на языке Ассемблер.
Рубрика | Программирование, компьютеры и кибернетика |
Вид | курсовая работа |
Язык | русский |
Дата добавления | 22.10.2012 |
Размер файла | 1,6 M |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
- Время считывания после подачи tCS = 300 нс
- Время хранения в выключенном состоянииtхр= 15 тыс. часов
- Количество циклов перезаписи - 25
Таблица 7 - Назначение выходов К573РФ1
Обозначение |
Назначение |
|
А0-А9 |
Шина адреса |
|
D0-D7 |
Шина данных |
|
CS |
Выбор микросхемы |
|
Upr |
Напряжение программирования |
|
EO |
Разрешение выхода |
2.2.2.2 Расчет модуля ПЗУ. Определение количества ИМС ПЗУ в модуле
Необходимо организовать модуль ПЗУ объемом 4кБайт на ИМС, обслуживающий страницы 0-3.
Рассчитываем необходимое количество ИМС:
1) Организация ИМС NИМС х mИМС - 2 10 х 8
2) Информационная емкость ОЗУ VОЗУ = 4кБайта = 2 12 х 8 бит
3) Количество ИМС
Так как VИМС = 32кБайта, потребуется всего 1 ИМС
2.2.2.3 Разработка функциональной схемы формирования сигнала CS выбора страниц
Составим таблицу адресов:
Таблица 8. Адреса первой и последней ячеек для каждой и заданных страниц
№ страницы |
Адрес страницы |
Адрес байта |
HEX |
|
А15 А14 А13 А12 А11 А10 |
А9 А8 А7 А6 А5 А4 А3 А2 А1 А0 |
|||
0 |
0 0 0 0 0 0 |
0 0 0 0 0 0 0 0 0 0 |
0000 |
|
1 1 1 1 1 1 1 1 1 1 1 |
03FF |
|||
1 |
0 0 0 0 0 1 |
0 0 0 0 0 0 0 0 0 0 |
0400 |
|
1 1 1 1 1 1 1 1 1 1 1 |
07FF |
|||
2 |
0 0 0 0 1 0 |
0 0 0 0 0 0 0 0 0 0 |
0800 |
|
1 1 1 1 1 1 1 1 1 1 1 |
0CFF |
|||
3 |
0 0 0 0 1 1 |
0 0 0 0 0 0 0 0 0 0 |
0D00 |
|
1 1 1 1 1 1 1 1 1 1 1 |
0FFF |
Так как одна ИМС содержит 1 страницу ОЗУ, сигнал формируется А15 - А10 разрядами адреса.
Рисунок 7 -логическая схема сигнала
Рисунок 7 -логическая схема сигнала
Рисунок 7 -логическая схема сигнала
Рисунок 7 -логическая схема сигнала
2.2.2.4 Выбор ИМС логических элементов
Сигнал формируется с помощью логических элементов НЕ, И-НЕ.
Для организации данной логической схемы я выбрала:
К555ЛН1 - 6 элементов НЕ
Технические характеристики:
Напряжение питания, В - 5±10%;
Потребляемая мощность, мВт - 2;
Время задержки сигнала, нс. - 9,5;
Диапазон допустимой температуры от - 10°С до + 60°С.
Рисунок 12 - УГО К555ЛН1
К555ЛА2 - 1 элемент 8И-НЕ
Технические характеристики:
Напряжение питания, В - 5± 10%;
Потребляемая мощность, мВт - 2;
Время задержки сигнала, нс. - 9,5;
Диапазон допустимой температуры от - 10°С до + 60°С.
Рисунок 15 - УГО К555ЛА2
2.3 Интерфейсный модуль
Интерфейсный модуль предназначен для сопряжения ПФУ с МПС. Для организации различных видов обмена информации в МПС:
- Программно-управляемого обмена;
- Обмена в режиме прерывания;
- В режиме прямого доступа памяти.
В состав интерфейсного модуля входят следующие БИС МПК КР580, которые называются интерфейсными БИС:
КР580ВВ55 - программируемый параллельный интерфейс для организации параллельного обмена информацией в МПС;
КР580ВН59 - программируемый контроллер прерываний (ПКП) - для организации режима прерываний;
КР580ВТ57 (КПДП) - контроллер для организации прямого доступа к памяти;
2.3.1 Организация параллельного обмена информации
БИС КР580ВВ55--программируемый параллельный интерфейс.
Назначение: для организаций обмена информаций в параллельном коде между МП и УВВ.
Микросхема имеет 3 восьмиразрядных канала A,B,C, к которым подключаются ПФУ (Допускается деление канала С на два четырехразрядных канала С1 и С2) к ППИ можно подключать 3 восьмиразрядных или 2 восьмиразрядных и 2 четырехразрядных ПФУ.
В ППИ обмен информацией может происходить в трех режимах:
Режим 0 - программно-управляемая синхронная передача данных в параллельном коде через 3 независимых восьмиразрядных канала, причем канал С разбивается на 2 четырехразрядных канала С1 и С2. Каждый канал независимо друг от друга можно настроить на ввод или вывод.
режим 1 - однонаправленный асинхронный ввод/вывод через 2 канала (канал А и канал В) под управлением сигналов квитирования, передаваемые через канал С.
режим 2 - двунаправленный асинхронный обмен только через канал А под управлением 5 сигналов квитирования, передаваемых через канал С.
Микросхема - КР580ВВ55 в своей структуре имеет 4 регистра портов (каналов):
- Регистр канала А- Регистр канала В- Регистр канала С, который разбивается на два - С1 и С2- Регистр управляющего слова (РУС) - 8-ми разрядный регистр, в котором перед началом работы ИМС КР580ВВ55 засылается Управляющее слово(УС).
Каждый канал и регистр имеет свой адрес. Два последних адресных разряда А0, А1 задают адресацию регистров внутри ИМС. УВВ подключаются к выводам портов (каналов) А, В и С.
Рисунок 17- Условное графическое обозначение микросхемы КР580ВВ55
Таблица 9-Назначение выводов КР580ВВ55
Обозначение |
Назначение |
|
A0-A1 |
шина адреса |
|
D0-D7 |
шина данных |
|
RD |
чтение регистров |
|
WR |
запись в регистры |
|
RESET |
установка |
|
CS |
выбор микросхемы |
|
GND |
общий |
|
Ucc |
питание |
|
BA7-BA0 |
канал А |
|
BB7-BB0 |
канал В |
|
BC7-BC0 |
канал С |
Схема электрическая принципиальная подключения БИС КР580ВВ55 (ППИ)
Рисунок 18- схема организации параллельного ввода/вывода
2.3.2 Организация прямого доступа к памяти
БИС КР580ВТ57- контроллер прямого доступа к памяти (КПДП). Он предназначен для организаций высокоскоростного обмена данными между ПФУ и памятью без участия МП. При работе МПС в режиме ПДП МП отключается от системы, и управление системой берёт на себя сам контроллер. Это аппаратный вид обмена, самый приоритетный в системе.
Контроллер ПДП обеспечивает:
1. независимый обмен с 4 УВВ в режиме прямого доступа к памяти
2. восприятия от УВВ сигналов запроса на ПДП(формирование сигнала HRQ к МП (запрос ПДП). По этому сигналу МП отключается от своих 3-х шин и формирует сигнал HLDA к контроллеру ПДП (подтверждение ПДП);
3. определение приоритетного УВВ;
4. перевод МП в режим захвата;
5. выдачу на УВВ и в память управляющих сигналов обмена и синхросигналов;
6.управление шинами адреса и всей МПС (по сигналу HLDA, контроллер формирует 16 бит ША, и сигналы ШУ).
Принимаемые в процессе обмена от УВВ данные записываются в ячейки памяти в порядке возрастания их адресов, минуя контроллер. Начальный адрес может быть произвольным и помещается в регистр адреса БИС КР580ВТ57.
Рисунок 19- Условное графическое обозначение микросхемы КР580ВТ57
Таблица 10 - Назначение выводов КР580ВТ57
Обозначение |
Назначение |
|
A0-A7 |
Шина адреса |
|
D0-D7 |
Шина данных |
|
HRQ |
Запрос захвата |
|
____MEMR |
Чтение памяти |
|
______MEMW |
Запись в память |
|
AE |
Разрешение адреса |
|
STBA |
Строб адреса |
|
ТС (КС) |
Конец счета |
|
IOR |
Сигнал чтения УВВ |
|
IOW |
Запись в УВВ |
|
RESET |
сброс |
|
READY |
Сигнал готовности |
|
CLK |
Сигнал синхронизации |
|
DRQ0-DRQ3 |
Запросы на ПДП |
|
______DACK0-DACK3 |
Подтверждение ПДП |
|
CS |
Выбор микросхемы |
|
М128 |
Указывает, что текущий цикл ПДП - 128-ой или кратный 128 |
|
HLDA |
Подтверждение захвата от МП |
Схема электрическая принципиальная подключения БИС КР580ВТ57 (КПДП)
Рисунок 20 - Схема организации прямого доступа к памяти
2.3.3 Организация режима прерываний
БИС КР580ВН59- программируемый контроллер прерывания. Предназначен для организации режима приоритетных прерываний от 8 УВВ, с возможностью увеличения количества прерывания до 64 (при каскадном включении нескольких БИС ПКП).
Режим прерывания - это такой режим МП, при котором он прерывает выполнение основной программы и по запросу УВВ переходит на выполнение более срочной прерывающей подпрограммы по обслуживанию ПФУ и УВВ, пославшего запрос на вход INT микропроцессора (драйвера УВВ). После окончания обслуживания прерывания МП переходит к выполнению основной программы.
Приоритетное прерывание - каждому УВВ назначается свой приоритет, в соответствии с которым оно обслуживается.
УВВ подключаются к входам ПКП IRQ0…IRQ7. Каждому входу присваивается свой вектор прерывания ВП0…ВП7. Вектор прерывания - это первый адрес прерывающей программы (драйвер). Драйверы ПФУ могут быть записаны в разных областях памяти. Начиная с начальных адресов, а все вектора прерываний записаны в определенную область памяти - область векторов прерывания. ВП могут отстоять друг от друга на 4 или 8 байт. Обычно по адресу ВП записана команда JMP < начальный адрес драйвера > - безусловный переход на выполнение драйвера. Самая главная задача ПКП при работе в режиме векторных прерываний - сформировать 3-х байтовую команду CALL.
Рисунок 21- Условное графическое обозначение микросхемы КР580ВН59
Таблица 11 - Назначение выводов КР580ВН59
Обозначение |
Назначение |
|
IRQ0…IRQ7 |
Входные сигналы запроса прерывания от УВВ |
|
CAS0- CAS2 |
Локальная шина ПКП |
|
D0-D7 |
Шина данных |
|
____CS |
выбор микросхемы |
|
_____RD |
Чтение содержимого регистров |
|
_____WR |
Запись в регистры |
|
____INTA |
Подтверждение прерывания |
|
A0 |
Младший адрес ША |
|
INT |
Запрос прерывания к МП |
|
___SP |
Выбор ведомого ПКП |
Схема электрическая принципиальная подключения БИС КР580ВН59 (ПКП)
Рисунок 22 - схема подключения программируемого контроллера прерываний
2.3.4 Логика выбора периферийных БИС
Формировать сигнал =0 для периферийных БИС можно либо логической схемой в соответствии с адресом этой БИС, либо с помощью ПЗУ, которое предварительно запрограммировано.
Выбор периферийных БИС производится с помощью ИМС ПЗУ К556РТ4.
Рисунок 23 - Условное графическое обозначение микросхемы К556РТ4
Таблица 12 - Назначение выводов К556РТ4
Обозначение |
Назначение |
|
A0-A7 |
Шина адреса |
|
D0-D3 |
Шина данных |
|
_____CS1, CS2 |
Выбор микросхемы |
В определенные ячейки ПЗУ записывается информация (код), позволяющая на выводе ПЗУ, к которому подключены БИС, входом CS сформировать 0. Эта запись осуществляется при программировании ПЗУ в соответствии с картой памяти.
Реализуется подключение с помощью РТ4, которая запрограммирована в соответствии с картой памяти.
Адреса микросхем интерфейсного модуля:
ПКП -B0h
ППИ - A0h
КПДП - C0h
микропроцессорная система аппаратное средство модуль
Таблица 13 -Карта памяти
Тип БИС |
Адрес |
D3 |
D2 |
D1 |
D0 |
HEX |
||
00 |
1 |
1 |
1 |
1 |
F |
|||
… |
… |
… |
… |
… |
… |
|||
AF |
1 |
1 |
1 |
1 |
F |
|||
ПКП |
УСИ1 |
B0 |
1 |
0 |
1 |
1 |
C |
|
УСИ2 |
B1 |
1 |
0 |
1 |
1 |
C |
||
B2 |
1 |
1 |
1 |
1 |
F |
|||
… |
… |
… |
… |
… |
… |
|||
9F |
1 |
1 |
1 |
1 |
F |
|||
ППИ |
КА |
A0 |
1 |
1 |
0 |
1 |
D |
|
КВ |
A1 |
1 |
1 |
0 |
1 |
D |
||
КС |
A2 |
1 |
1 |
0 |
1 |
D |
||
РУС |
A3 |
1 |
1 |
0 |
1 |
D |
||
A4 |
1 |
1 |
1 |
1 |
F |
|||
… |
… |
… |
… |
… |
… |
|||
BF |
1 |
1 |
1 |
1 |
F |
|||
КПДП |
РА0 |
CO |
0 |
1 |
1 |
1 |
7 |
|
(РУ+РЦ)0 |
C1 |
0 |
1 |
1 |
1 |
7 |
||
РА1 |
C2 |
0 |
1 |
1 |
1 |
7 |
||
(РУ+РЦ)1 |
C3 |
0 |
1 |
1 |
1 |
7 |
||
РА2 |
C4 |
0 |
1 |
1 |
1 |
7 |
||
(РУ+РЦ)2 |
C5 |
0 |
1 |
1 |
1 |
7 |
||
РА3 |
C6 |
0 |
1 |
1 |
1 |
7 |
||
(РУ+РЦ)3 |
C7 |
0 |
1 |
1 |
1 |
7 |
||
РР |
C8 |
0 |
1 |
1 |
1 |
7 |
||
C9 |
1 |
1 |
1 |
1 |
F |
|||
… |
… |
… |
… |
… |
… |
|||
FF |
1 |
1 |
1 |
1 |
F |
Схема электрическая принципиальная подключения БИС КР580ВН59 (ПКП)
Рисунок 24 - схема подключения БИС КР556РТ4
3. Разработка программных средств МПС
3.1 Постановка и формулировка задачи инициали-зации интерфейсного модуля
В соответствии с заданием необходимо инициализировать БИС интерфейсного модуля на следующие режимы работы:
- обеспечить параллельный ввод-вывод информации от УВВ 1 с помощью БИС КР580ВВ55 (ППИ). УВВ 1 подключаем к каналу А, и настраиваем канал А на второй режим работы. Для обеспечения требуемых режимов работы каналов необходимо загрузить управляющее слово (УС) в регистр управляющего слова (РУС) ППИ;
- Обеспечиваем режим прямого доступа к памяти от двух УВВ с помощью БИС КР580ВТ57 (КПДП). УВВ1 подключено к каналу «1», поэтому настраиваем канал «1» на ввод 250 байт на 20 страницу ОЗУ, начиная с первого адреса - 5000h. УВВ 2 подключено к каналу «2», поэтому настраиваем канал «2» на ввод 300 байт с 21 страницы ОЗУ, начиная с первого адреса 21 страницы - 5400h. КПДП работает в режиме нормальной записи, без автозагрузки и в режиме фиксированного приоритета. Для обеспечения заданного режима необходимо запрограммировать КПДП, т.е. загрузить определенную информацию в регистры К1 (РА1, РЦ1 и РУ1), К2 (РА2, РЦ2 и РУ2), а также в регистр режима (РР);
- обеспечиваем режим прерываний от УВВ 1 с помощью контроллера прерываний (ПКП). Зададим область векторов прерываний на 23 страницы ОЗУ, начиная с адреса - 5FE0. Вектора прерываний следуют друг за другом через 4 байта. Для программирования ПКП необходимо загрузить в него УСИ1 и УСИ2.
Распределяем адресное пространство:
Область векторов прерываний для организации режима прерываний зарезервируем на 23 странице с адреса 5FE0h по адрес 5FFFh, т.к. вектора прерываний следуют через 4байт и занимают 4 х 8 = 32 ячейки памяти (3210 =2016). Из УВВ1 в режиме ПДП в ОЗУ вводится 250 байт (FAh) на страницe 20 с адреса 5000h по адрес 50F9h (5000h + F9h = 50F9h). B УВВ2 в режиме ПДП из ОЗУ выводится 300 байт (12Сh) со страницы 21, с адреса 5400h по адрес 552Вh (5400h + 12Вh = 552Вh).
Таблица 14 Распределение адресного пространства
48 |
С000 |
250 байт от УВВ1 |
|
… |
|||
С3FF |
|||
49 |
C400 |
||
… |
|||
C7FF |
|||
50 |
C800 |
||
… |
|||
CBFF |
|||
51 |
CC00 |
||
… |
|||
CFFF |
|||
52 |
D000 |
||
… |
|||
D193 |
|||
D194 |
|||
… |
|||
D3FF |
|||
53 |
D400 |
||
… |
|||
D7DF |
|||
D7E0 |
Вектора прерываний |
||
… |
|||
D7FF |
3.1.1 Инициализация КР580ВВ55 (ППИ)
Адреса каналов и регистра управляющего слова (РУС) для адреса ППИ = A0h:
канал А: 101000002 = A0h;
канал В: 101000012 = A1h;
канал С: 101000102 = A2h;
РУС:101000112 = A3h.
Для инициализации БИС КР580ВВ55 необходимо загрузить управляющее слово (УС) в регистр управляющего слова (РУС)
Составляем управляющее слово (УС):
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
|
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
D7 = 1 - всегда 1
D6 = 1, D5 = 0 - 2режим канала А
D4 = 0 - вывод информации через канал А
D3 = 0 - не имеет значения, т.к. к каналу С2 ничего не подключено.
D2 = 1 - 1режим канала В
D1 = 1 - ввод информации через канал В
D0 = 0 -не имеет значение т.к. к каналу С1 ничего не подключено.
УС = 1 1 0 0 0 1 1 02 = C6h
3.1.2 Инициализация КР580ВТ57 (КПДП)
Адреса регистров КПДП для КПДП = C0h:
РА0= 1 1 0 0 0 0 0 0 = C0h
(РУ + Рц)0= 1 1 0 0 0 0 0 1 = C1h
РА1= 1 1 0 0 0 0 1 0 = C2h
(РУ + Рц)1= 1 1 0 0 0 0 1 1 = C3h
РА2= 1 1 0 0 0 1 0 0 = C4h
(РУ + Рц)2= 1 1 0 0 0 1 0 1 = C5h
РА3 = 1 1 0 0 0 1 1 0 = C6h
(РУ + Рц)3= 1 1 0 0 0 11 1 = C7h
РР = 1 1 0 0 1 0 0 0 = C8h
Для обеспечения заданного режима необходимо запрограммировать КПДП, т.е. загрузить определенную информацию в регистры К1 (РА1, РЦ1) и К2 (РА2, РЦ2), а также в регистр режима (РР);
Запрограммируем К1:
В регистр адреса канала «1» загружаем первый адрес памяти, в который начнется запись информации из УВВ1 в режиме прямого доступа к памяти
РА1= 5000h
РУ1 = 0 1 - т.к. через канал «1» происходит ввод информации.
В регистр цикла необходимо загрузить число в двоичном коде, на 1 меньше числа передаваемых байт(N)
N = 25010 = 1 1 1 1 1 0 1 0 2
Соответственно в 14-ти разрядный регистр цикла загружаем код:
РЦ1 = 0 0 0 0 0 0 1 1 1 1 1 0 0 1 2
При программировании регистр управления и регистр цикла объединяются.
(PУ + РЦ)1= 0 1 0 0 0 0 0 0 1 1 1 1 1 0 0 1 = 40FAh
Запрограммируем К2:
В регистр адреса канала «2» загружаем первый адрес памяти, с которого начнется чтение информации в УВВ2 в режиме прямого доступа к памяти.
РА2= 5400h
РУ2 = 1 0 - т.к. через канал «2» происходит вывод информации.
В регистр цикла необходимо загрузить число в двоичном коде, на 1 меньше числа передаваемых байт(N)
N = 30010 = 1 0 0 1 0 1 1 0 0 2
Соответственно в 14-ти разрядный регистр цикла загружаем код:
РЦ2 = 0 0 0 0 0 1 0 0 1 0 1 0 1 1
При программировании регистр управления и регистр цикла объединяются.
(PУ + РЦ)2=1 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 = 812Bh
Определим содержимое РР (УС):
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
|
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
D7 = 0 -автозагрузки нет
D6 = 0 - ПДП от двух устройств (запрет по КС отсутствует)
D5 = 0 - нормальная запись
D4 = 0 -фиксированный приоритет
D3 = 0 - К каналу «3» не подключено УВВ
D2 = 1 - К каналу «2» подключено УВВ
D1 = 1 - К каналу «1» подключено УВВ
D0 = 0 - К каналу «0» не подключено УВВ
РР= 0 0 0 0 0 1 1 0 = 06h
3.1.3 Инициализация КР580ВН59 (ПКП)
Адреса регистров контроллера прерываний для ПКП = B0h:
УСИ1= 10110000 = B0h
УСИ2= 0110001 = B1h
Для инициализации ПКП необходимо загрузить УСИ1 и УСИ2
Начальный адрес области векторов прерывания:
HEX |
А15 |
А14 |
А13 |
А12 |
А11 |
А10 |
А9 |
А8 |
А7 |
А6 |
А5 |
А4 |
А3 |
А2 |
А1 |
А0 |
|
5FE0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
Составляем управляющие слова инициализации:
УСИ1
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
|
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
D7, D6 D5 -соответственно равны разрядам начального адреса векторов прерывания A7, A6, A5.
D4 = 1 - всегда
D3 = 0 - всегда
D2 = 1 - вектора прерывания следуют друг за другом через 4 байт
D1 = 1 - в системе только 1 ПКП
D0 = 0 - на микропроцессорном комплекте КР580
УСИ1= 1 1 1 1 0 1 1 0 = F6h
УСИ2 хранит в себе старший байт начального адреса векторов прерываний (разряды адреса A15 - A8
УСИ2= 0 1 0 1 1 1 1 1 = 5Fh
3.2 Разработка программы на языке Ассемблер
Разработка программы на языке Ассемблер
DI; запрет прерываний
MVI A, C6; УС А
OUT A3; УС РУС
MVIA, 00; Мл. байт РА1 A
OUT 0C2; Мл. байт РА1 РА1
MVIA, 50; Ст. байт РА1 А
OUT 0C2; Ст. байт РА1 РА1
MVIA, FA; Мл. байт (РУ+РЦ)1 А
OUT 0C3; Мл. байт (РУ+РЦ)1(РУ+РЦ)1
MVIA, 40; Ст. байт (РУ+РЦ)1 А
OUT 0C3; Ст. байт (РУ+РЦ)1 (РУ+РЦ)1
MVIA, 00; Мл. байт РА2 A
OUT 0C4; Мл. байт РА2 РА2
MVIA, 54; Ст. байт РА2 А
OUT 0C4; Ст. байт РА2 РА2
MVIA, 2B; Мл. байт (РУ+РЦ)2 А
OUT 0C5; Мл. байт (РУ+РЦ)2(РУ+РЦ)2
MVIA, 81; Ст. байт (РУ+РЦ)2 А
OUT 0C5; Ст. байт (РУ+РЦ)2 (РУ+РЦ)2
MVIA, 06; УСA
OUT 0C8; УСРР
MVIA, F6; УСИ1 А
OUT B0; УСИ1 регистр УСИ1
MVIA, 5F; УСИ2 А
OUT B1; УСИ2 регистр УСИ2
EI; разрешение прерываний
Заключение
В рамках данного курсового проекта была разработана микропроцессорная система на базе микропроцессора К580ВМ80А в полном соответствии с техническим заданием.
Была разработана электрическая принципиальная схема микропроцессорной системы. Спроектированы основные блоки микропроцессорной системы: Блок центрального процессора, модуль памяти, состоящий и ОЗУ и ПЗУ, и интерфейсный модуль.
В интерфейсном модуле организован параллельный ввод/вывод от УВВ 1 с помощью микросхемы КР580ВВ55, Также организован режим прямого доступа к памяти от двух УВВ и режим приоритетных прерываний от 2 УВВ.
В соответствии с заданием было разработано программное обеспечение, которое производит инициализацию микросхем интерфейсного модуля, обеспечивая необходимые режимы работы.
Подобные документы
История развития центрального процессора. Основные проблемы создания многоядерных процессоров. Проектирование микропроцессорной системы на базе процессора Intel 8080. Разработка принципиальной схемы и блок-схемы алгоритма работы микропроцессорной системы.
курсовая работа [467,6 K], добавлен 11.05.2014Назначение и устройство микропроцессорной системы контроля. Описание функциональной схемы микропроцессорной системы контроля. Расчет статической характеристики канала измерения. Разработка алгоритма функционирования микропроцессорной системы контроля.
курсовая работа [42,0 K], добавлен 30.08.2010Организация центрального процессора. Подключение интерфейсных программируемых БИС. Методы адресации и примеры команд. Программирование таймера и контроллера прерываний. Программная модель микропроцессорной системы. Программирование на языке ассемблера.
реферат [82,6 K], добавлен 05.12.2010Разработка структурной схемы и алгоритм функционирования исследуемой микропроцессорной системы (МПС). Модель исследуемой МПС в виде системы массового обслуживания. Листинг программы моделирования на языке GPSS, результаты имитационных экспериментов.
курсовая работа [193,3 K], добавлен 25.11.2013Разработка функциональной схемы микропроцессорной системы управления насосным агрегатом. Архитектура последовательных шин передачи данных RS232 и ISP. Обоснование выбора элементарной базы микропроцессорной системы: контроллера и приемопередатчика.
курсовая работа [1,6 M], добавлен 10.01.2012Структура микропроцессорной системы, алгоритм ее управления и передачи сигналов. Карта распределения адресов. Разработка электрической принципиальной схемы и выбор элементной базы. Расчет потребляемого тока, блока питания, программного обеспечения.
курсовая работа [5,1 M], добавлен 22.01.2014Разработка микропроцессорной системы на базе однокристальной микроЭВМ, также программного обеспечения, реализующего заданный набор функций. Структура и схема микроконтроллера PIC16. Разработка программы на языке ассемблер в среде MPLAB IDE v8.84.
курсовая работа [515,3 K], добавлен 11.07.2012Распределение функций между аппаратной и программной частями микропроцессорной системы. Выбор микроконтроллера, разработка и описание структурной, функциональной и принципиальной схемы. Выбор среды программирования, схема алгоритма и листинг программы.
курсовая работа [304,4 K], добавлен 17.08.2013Описание алгоритма работы и разработка структурной схемы МКС. Схема вывода аналогового управляющего сигнала, подключения ЖК-дисплея, клавиатуры и аварийного датчика. Разработка блок-схемы алгоритма главной программы работы МКС. Функция инициализации.
курсовая работа [5,7 M], добавлен 26.06.2016Применение цифровых микросхем для вычисления, управления и обработки информации. Назначение микропроцессора и устройств микропроцессорной системы, их структурная и принципиальная схемы. Системная шина процессора и распределение адресного пространства.
курсовая работа [1,5 M], добавлен 29.02.2012