Размещено на http://www.allbest.ru/

Івано-Франківський національний технічний університет нафти і газу

Кафедра інформаційно-вимірювальних технологій

ЛАБОРАТОРНИЙ ПРАКТИКУМ

ОСНОВИ ЦИФРОВОЇ ТЕХНІКИ

Для студентів спеціальності “Метрологія та вимірювальна техніка”

Остапів В.В.

Івано-Франківськ

2009

Лабораторна робота № 1

Тема:«Система числення. Двійкова арифметика»

Мета роботи: навчитися переводити числа з однієї позиційної системи в іншу; проводити арифметичні операції над числами в довільній позиційній системі числення.

1.1 Теоретичні відомості

Система числення - сукупність способів і засобів запису чисел для проведення підрахунків.

Розрізняють такі типи систем числення:

· позиційні

· змішані

· непозиційні

Позиційна система числення

Система числення називається позиційною, якщо під час запису числа одна і таж цифра має різне значення, яке визначається місцем (позицією), на якому вона знаходиться.

Загальноприйнятою в сучасному світі є десяткова позиційна система числення, яка з Індії через арабські країни прийшла в Європу. Основою цієї системи є число десять. Основою системи числення називається число, яке означає, у скільки разів одиниця наступного розрядку більше за одиницю попереднього.

Загальновживана форма запису числа є насправді не що інше, як скорочена форма запису розкладу за степенями основи системи числення, наприклад

130678=1*10⁵+3*10⁴+0*10³+6*10²+7*10¹+8

Тут 10 є основою системи числення, а показник степеня - це номер позиції цифри в записі числа (нумерація ведеться зліва на право, починаючи з нуля). Арифметичні операції у цій системі виконують за правилами, запропонованими ще в середньовіччі. Наприклад, додаючи два багатозначних числа, застосовуємо правило додавання стовпчиком. При цьому все зводиться до додавання однозначних чисел, для яких необхідним є знання таблиці додавання.

Проблема вибору системи числення для подання чисел у пам'яті комп'ютера має велике практичне значення. В разі її вибору звичайно враховуються такі вимоги, як надійність подання чисел при використанні фізичних елементів, економічність (використання таких систем числення, в яких кількість елементів для подання чисел із деякого діапазону була б мінімальною). Для зображення цілих чисел від 1 до 999 у десятковій системі достатньо трьох розрядів, тобто трьох елементів. Оскільки кожен елемент може перебувати в десятьох станах, то загальна кількість станів - 30, у двійковій системі числення 999₁₀=1111100, необхідна кількість станів - 20 (індекс знизу зображення числа - основа системи числення). У такому розумінні є ще більш економічна позиційна система числення - трійкова. Так, для запису цілих чисел від 1 до у десятковій системі числення потрібно 90 станів, у двійковій - 60, у трійковій - 57. Але трійкова система числення не дістала поширення внаслідок труднощів фізичної реалізації.

Тому найпоширенішою для подання чисел у пам'яті комп'ютера є двійкова система числення. Будь-яке число у двійковій системі числення записується у вигляді певної послідовності нулів та одиниць. Додавання однорозрядних двійкових чисел здійснюється за такими правилами: 0+0 = 0; 0+1 = 1+0 =1; 1+1 = 10 (одиниця переноситься в старший розряд). З урахуванням цих правил арифметичні операції над двійковими числами (додавання, віднімання, множення, ділення) здійснюються аналогічно до звичних десяткових операцій. Для прикладу додамо "стовбчиком" двійкові числа 11 і 101: Для самоперевірки виконаємо додавання десяткових еквівалентів. Двійковому числу 11 відповідає десяткове число 3, а двійковому 101 - десяткове 5. Сума 5+3 дорівнює 8, що в двійковій системі числення записується як 1000. Отже, обчислення виконані правильно.Наведемо в загальних рисах правила переведення чисел з двійкової системи до десяткової і навпаки (нагадаємо, що ми розглядаємо лише цілі числа). Алгоритм переведення чисел з двійкової системи до десяткової безпосередньо спирається на визначення позиційної системи числення. Всі розряди домножуються на відповідні ступені двійки (крайній спава - на 1, наступний - на 2 і т.д), після чого отримані добутки додаються за правилами десяткової системи.

Оскільки 2³=8, а 2⁴=16 , то кожних три двійкових розряди зображення числа утворюють один вісімковий, а кожних чотири двійкових розряди - один шістнадцятковий. Тому для скорочення запису адрес та вмісту оперативної пам'яті комп'ютера використовують шістнадцяткову й вісімкову системи числення. В процесі налагодження програм та в деяких інших ситуаціях у програмуванні актуальною є проблема переведення чисел з однієї позиційної системи числення в іншу. Якщо основа нової системи числення дорівнює деякому степеню старої системи числення, то алгоритм переводу дуже простий: потрібно згрупувати справа наліво розряди в кількості, що дорівнює показнику степеня і замінити цю групу розрядів відповідним символом нової системи числення. Цим алгоритмом зручно користуватися коли потрібно перевести число з двійкової системи числення у вісімкову або шістнадцяткову.

Двійкове подання чисел є надто громіздким. Так, ми бачили, що для запису десяткового числа 43 потрібно аж 6 двійкових розрядів. Тому в програмуванні і в комп'ютерній літературі широко використовується шістнадцяткова система числення - позиційна система числення за основою 16. Оскільки 16 = 24, переведення чисел з двійкової системи до шістнадцяткової спрощується: одній шістнадцятковій цифрі відповідає чотири двійкових розряди, причому ця відповідність є взаємно однозначною.Десятковим числам від 0 до 9 відповідають такі самі шістнадцяткові цифри. Дворозрядне десяткове число 10 позначається однією шістнадцятковою цифрою зі значенням A, 11 - B, 12 - C, 13 - D, 14 - E, 15 - F.

Якщо основа однієї системи числення дорівнює деякому степеню іншої, то перевід тривіальний. У протилежному випадкові користуються правилами переведення числа з однієї позиційної системи числення в іншу (найчастіше для переведення із двійкової, вісімкової та шістнадцяткової систем числення у десяткову, і навпаки).

Змішана система числення

Змішана система числення є узагальненням системи числення з основою b і її часто відносять до позиційних систем числення. Основою змішаної системи є послідовність чисел, що зростає, і кожне число x представляється як лінійна комбінація:

,

де на коефіцієнти a_k (цифри) накладаються деякі обмеження.

Якщо b_k = b^k для деякого b, то змішана система співпадає з b-основною системою числення.

Найвідомішим прикладом змішаної системи числення є представлення часу у вигляді кількості діб, годин, хвилин і секунд. При цьому величина d днів h годин m хвилин s секунд відповідає значенню .

Непозиційна система числення

У непозиційних системах числення вага знака не залежить від його положення по відношенню до інших знаків у числі.

У римській системі числення: I - 1, V - 5, X - 10 і т. д.

В одиничній системі числення число сім представляється сімома одиничками: (7)₁₀ = (1111111)₁

Недоліками непозиційних систем числення є:

· громіздкість зображення чисел;

· труднощі у виконанні операцій.

1.2 Хід роботи

1. Запишіть дату свого народження DD.MM.PPPP.

2. Запишіть дату і рік народження у формі многочлена з основою рівною основі системи числення.

3. Перетворіть окремо дату та рік народження в двійкову та шістнадцяткову систему.

4. Вважаючи дату і рік записаними в шістнадцятковій системі, перетворіть їх в двійкову і десяткову системи.

5. Знайдіть суму і різницю дати і року народження у двійкові та шістнадцятковій системах.

6. Знайдіть добуток дати і року народження в двійкові системі.

7. Запишіть дату та рік народження в двійково-кодованій, десятковій системі.

1.3 Контрольні запитання

1. Що таке система числення?

2. Які типи системи числення ви знаєте?

3. Що таке позиційна система числення?

4. Як переводяться числа з десяткової системи числення?

5. Як переводяться числа в двійкову систему числення?

6. Яка з систем числення є найпоширенішою?

7. Як записуються числа в двійкові системі числення?

8. Що називається шістнадцятковою системою числення?

9. Що називається тривіальним переходом?

10. Охарактеризуйте змішану та непозиційну систему числення.

Лабораторна робота № 2

Тема: «Вивчення законів алгебри логіки. Форми логічних функцій»

Мета роботи: навчитися застосовувати закони булевої алгебри для перетворення логічних виразів. Навчитися записувати логічні функції у найбільш поширених формах.

2.1 Теоретичні відомості

Основним математичним апаратом, використовуваним при аналізі і синтезі дискретних елементів і пристроїв є алгебра логіки (булева алгебра, алгебра Буля). У алгебрі логіки широко використовується поняття “вислів” - просте оповідне положення, про яке можна сказати, що воно помилкове або істинне, але не те і інше одночасно. Будь-який вислів можна позначити символом X і вважати, що X=1, якщо вислів істинний , а X=0, якщо вислів помилковий. Логічна (булева) змінна - така змінна X, яка може прийняти лише два значення: X={0,1}. З двох простих висловів X1 і X2 можна утворити складніші вислови, використовуючи операції “І”, “АБО”, “НЕ”. Складні вислови також набувають значень 1 або 0.

Сенс логічних операцій над простими висловами X1 і X2 і значеннями складних висловів можна представити у вигляді таблиць істинності функцій: “АБО”, “І”, “НЕ” відповідно.

Таблиця 2.1 Таблиця істинності функції «і»

X1	X2	X1+X2
0	0	0
0	1	1
1	0	1
1	1	1

Таблиця 2.2 Таблиця істиності функції «або»

X1	X2	X1&X2
0	0	0
0	1	0
1	0	0
1	1	1

Таблиця 2.3 Таблиця істиності функції «ні»

X1
0	1
1	0

Розглянемо наступний приклад. Допустимо приймається деяке рішення колективом з 3-х осіб , яких позначимо а, b, с. Рішення вважається прийнятим , якщо “за” не менш 2-х чоловік. Процес ухвалення рішень може бути представлена наступною таблицею істинності.

Таблиця 2.4 Таблиця істинності

a	b	c
0	0	0	0
0	0	1	0
0	1	0	0
1	0	0	0
0	1	1	1
1	0	1	1
1	1	0	1
1	1	1	1

Виходячи з таблиці істинності, отримаємо наступну функцію алгебри логіки (ФАЛ), яка є складним висловом і є математичною моделлю ухвалення рішення:

Алгебра логіки містить ряд аксіом і правил. Серед них основними є наступні:

1. Закон нульової множини

2. Закон універсальної множини

3. Закон повторень або тафтології

4. Закон подвійної інверсії

5. Закон доповненості

6. Комутативний закон

7. Асоціативні закони

8. Дистрибутивний закон

9. Закон поглинання

10. Закон склеювання (поширення)

11. Закон узагальненого склеювання

12. Закон де Моргана

13. Теорема розкладання або розвинення

Правила утворення для ДДНФ

· За кожним набором двійкових змінних за яким функція набуває значення 1 скласти елементарні конюкції (Мінтеми)

· В елементарну кон'юнкцію записати неінвертовані змінні , задані таблиці істиності одиниця , аінвертовані ті змінні , які задані нулем.

· Отримані елементарні конюнкції об'єднати закони дезюнкції

Аналогічно існує досконала конюнктивна нормальна форма ДКНФ (дизюнкції об'єднані конюнкцією).

2.2 Хід роботи

1. Складіть таблицю істиностей для функції з довільними значеннями аргументів і значенням функції рівним двійковому представленню вашої дати народження.

2. Запишіть словесний опис складеної функції.

3. Запишіть аналітичний опис заданої функції.

4. Спростіть вираз

5. Знайдіть значення виразу з попереднього пункту , взявши значення змінних a , b , c з першого , третього рядка істинності.

6. Зробіть висновок.

2.3 Питання для самоперевірки

1. Дайте визначення логічна змінна ?

2. Яких значень може набувати логічна змінна ?

3. З яких висловів можна утворювати складніші використовуючи операції “І”, “АБО”, “НЕ” ?

4. Яких значень можуть набувати змінні і функції ?

5. Які опирації містить алгебра логіки ?

6. Перерахуйте аксіоми та правила алгебри логіки ?

7. До більш складних функцій алгебри логіки відносяться ?

8. Перелічіть основні логічні функції ?

9. Дайте визначення функції Пірс ?

10. Дайте визначення функції Шеффера ?

Лабораторна робота № 3

Тема:«Логічні елементи і схеми»

Мета роботи: побудувати логічні схеми різної складності на заданій елементній базі.

3.1 Теоретичні відомості

Логічний елемент - це електронний прилад, що реалізує одну з логічних функцій. В склад серій мікросхем, що розглядаються, входить велике число логічних елементів. На принциповій схемі логічний елемент зображають прямокутником, всередині якого ставиться зображення покажчика функції. Лінії з лівої сторони прямокутника показують входи, з правої - вихід елемента. На рисунку 3.1 зображені основні логічні елементи, що використовуються у цифрових приладах:

Елемент І (кон'юктор):

(а)

елемент АБО (диз'юнктор):

(б)

елемент НІ (інвертор 1):

(в)

Окрім означених існує множина логічних елементів, що виконують більш складні логічні перетворення. Ці перетворення є комбінаціями найпростіших логічних операцій.

До числа таких елементів відносяться:

елемент І-НЕ ,

елемент АБО-НЕ ,

елемент І-АБО ,

елемент І-АБО-НЕ ,

суматор за модулем 2 .

Рисунок 3.1 - Графічні позначення логічних елементів

Функціонально повна система логічних елементів - це такий набір елементів, за допомогою якого можна реалізувати будь-яку функцію, незалежно від її складності. Оскільки логічна функція є комбінацією простих функцій - диз'юнкції, кон'юнкції та інверсії, то набір з елементів АБО, І, НЕ є функціонально повним. Аналогічно можна сказати і про елементи, що реалізують функції І-НЕ та АБО-НЕ.

Закони де Моргана (правила де Моргана) -- логічні правила, що зв'язують пари дуальних логічних операторів за допомогою логічного заперечення.

Закон де Моргана використовується для мінімізації булевих функцій , наприклад запишемо

.

3.2 Хід роботи

1. Для таблиці істинності із лабораторної роботи №2 складіть лабораторну схему, яка реалізує заданою таблицею функцію.

2. Скласти логічну схему, яка реалізує функцію із п.4 лабораторної роботи №2, користуючись елементами І-НЕ для парних та АБО-НЕ для непарних варіантів.

3.3 Контрольні запитання

1. Що таке логічний елемент?

2. Як зображується логічний елемент?

3. Які основні логічні елементи ви знаєте?

4. Назвіть основні логічні елементи.

5. Що таке функціонально повна система логічних елементів?

6. Які ви можете назвати функціонально повні системи логічних елементів?

7. Сформуйте закон де Моргана?

Лабораторна робота № 4

Тема: «Комбінаційні пристрої. Дослідження мультиплексора»

Мета роботи: дослідити роботу мультиплексора.

4.1 Теоретичні відомості

Mультиплексор -- пристрій, що має декілька сигнальних входів, один або більше керуючих входів, і один вихід. Мультиплексор дозволяє передати сигнал з одного з входів на вихід; при цьому вибір бажаного входу здійснюється подачею відповідної комбінації керуючих сигналів сигнал.

Аналогові і цифрові мультиплексори значно розрізняються за принципом роботи. Перші електрично сполучають вибраний вхід з виходом (при цьому опір між ними невеликий -- порядку одиниць/десятків Ом). Другі ж не утворюють прямого електричного з'єднання між вибраним входом і виходом, а лише «копіюють» на вихід логічний рівень ('0' або '1') з вибраного входу. Мультиплексори скорочено позначаються як MUX (від англ. multiplexer), а також MS (від англ. multiplexer selector).

Рисунок 4.1 - Узагальнена схема мультиплексора

Узагальнена схема мультиплексора приведена на рисунку 4.1. Мультиплексор MUX в загальному випадку можна представити у вигляді комутатора, керованого вхідною логічною схемою, в ролі якої використовується дешифратор. Вхідні логічні сигнали Х_і поступають на входи комутатора і через комутатор передаються на вихід Y. Управління комутатором здійснюється вхідною логічною схемою. У цифрових мультиплексорах логічні елементи комутатора і дешифратора зазвичай об'єднуються. На вхід логічної схеми подаються адресні сигнали A_к (від англ. Address). Мультиплексори можуть мати додатковий керуючий вхід E (від англ. Enable), який може вирішувати або забороняти проходження вхідного сигналу на вихід Y. Окрім цього, деякі мультиплексори можуть мати вихід з трьома станами: два логічні стани 0 і 1, і третій стан -- відключений вихід (вихідний опір рівний нескінченності). Переклад мультиплексора в третій стан проводиться зняттям керуючого сигналу OE (от англ. Output Enable).

Окрім інформаційних входів в мультиплексорі є адресні входи і, як правило, що вирішують (що стробують).

Сигнали на адресних входах визначають, який конкретно інформаційний канал підключений до виходу. Якщо між числом інформаційних входів і числом адресних входів діє співвідношення m=2ⁿ, де m-число інформаційних входів мультиплексора, n-число адресних входів, то такий мультиплексор називають повним. В протилежному випадку мультиплексор називають неповним.

Вхід дозволу використовують для розширення функціональних можливостей мультиплексора. Зокрема для нарощування розрядності мультиплексора, синхронізації його роботи з роботою інших вузлів. Сигнали на входах дозволу можуть дозволяти чи забороняти підключення певного входу до виходу, тобто можуть блокувати дію всього пристрою.

Мультиплексори є універсальними логічними пристроями, на основі яких створюють різні комбінаційні і послідовній схеми. Мультиплексори можуть використовуватися в дільниках частоти, тригерних пристроях та ін. Мультиплексори часто використовують для перетворення паралельного двійкового коду в послідовний. Для такого перетворення достатньо подати на інформаційні входи мультиплексора паралельний двійковий код, а сигнали на адресні входи подавати в такій послідовності, щоб до виходу по черзі підключалися входи, починаючи з першого і закінчуючи останнім.

4.2 Хід роботи

1. Дослідження роботи 8-канального мультиплексора в програмі Qucs. На інформаційні входи мультиплексора подати 8 останніх цифр двійково представлених із своєї дати народження

2. Реалізувати схему мультиплексора в довільному базисі і дослідити її роботу аналогічно до пункту1.

3. Складіть таблицю істинності мультиплексора.

4.3 Контрольні запитання

1. Що називається мультиплексором?

2. Які є види мультиплексорів і чим вони відрізняються?

3. Охарактеризувати принцип роботи мультиплексора?

4. Який мультиплексор є повним, а який неповним?

5. Які входи використовують в мультиплексорі?

6. Де і для чого використовують мультиплексори?

Лабораторна робота № 5

Тема: «RS - тригери»

Мета роботи: дослідити роботу RS - тригерів.

5.1 Теоретичні відомості

Тригер -- простий послідовний пристрій, який може тривало знаходитися в одному з декількох можливих стійких станів і переходити з одного в інше під впливом вхідних сигналів. Тригер може бути описаний кінцевим автоматом, який здатний зберігати 1 біт даних, а також виконувати з ним різні операції залежно від вхідних сигналів. Послідовними називають такі логічні пристрої, вихідні сигнали яких визначаються не тільки сигналами на входах, але і передісторією їх роботи, тобто станом елементів пам'яті.

В більшості структурна схема тригерів складається з:

· бістабільного осередку (БO), функцію якого виконує RS-тригер;

· схеми керування, що перетворює вхідні сигнали тригера у вхідні сигнали RS - тригера (рисунок 5.1).

Рисунок 5.1 - Структурна схема тригера

R - вхід, по якому БO встановлюється в 0, якщо R=1,

S - вхід, по якому БO встановлюється в 1, якщо S=1.

Е₁ і Е₂ - інформаційні входи тригера.

З - синхровхід. Використовується для реалізації блокування інформації на вході пристрою:

С=0 - блокування інформації по входах (Е₁ і Е₂).

С=1 - дозвіл на прийом вхідної інформації (Е₁ і Е₂).

Виходи тригера: Q - прямий вихід, QЮ - інверсний вихід.

Тригерні схеми класифікують за наступними ознаками:

· способом прийому логічних сигналів;

· функціональними можливостям;

· принципом побудови;

· числом стійких станів (зазвичай стійких станів два, рідше - більше, див. трійковий тригер, четверичный тригер, декатрон);

· числом рівнів -- два рівні (високий, низький) в дворівневих елементах, три рівні (позитивний, нуль, негативний) в трирівневих елементах.

Тригери використовуються в основному для організації компонентів обчислювальних систем: процесорів, регістрів, лічильників, ОЗП.

За функціональними можливостями тригери позділяють на наступні класи:

· з роздільною установкою стану 0 і 1 (RS-тригер). Якщо тригер є синхронним -- додається вхід синхронізації C.;

· універсальні (JK-тригери);

· з прийомом інформації по одному входу D (D- тригер, або тригери затримки);

· з лічильним входом Т (Т-тригер).

Кожен тип тригера має власну таблицю роботи (таблицю істинності). Вихідний стан тригера зазвичай позначають буквою Q. Індекс біля букви означає стан до подачі сигналу (t) або після подачі сигналу (t+1).

RS- тригер має два входи. Вхід S служить для установки тригера в стан 1, а вхід R - для установки в стан 0. При цьому одночасна подача сигналів на обидва входи тригера заборонена (RS = 0).

R- тригер має два входи R і S. Відрізняється від RS - тригера тим, що пі одночасній подачі сигналів на обидва входи R = S = 1 він переходить в стан 0.

S- тригер має два входи R і S. Відрізняється від тригера R-S тим, що при одночасній дії сигналів на обох входах R = S = 1 він переходить в стан 1.

Е-тригер також має два входи R і S. Відрізняється від RS - тригера тим, що під дією вхідних сигналів R = S = 1 він не змінює свого стану.

5.2 Хід роботи

1. Дослідіть роботу RS - тригера в програмі Qucs.

2. Складіть еквівалентну схему RS - тригера елементів заданого базису(парні варіанти - І-НЕ, непарні - АБО - НЕ)

3. Дослідіть роботу еквівалентної схеми і порівняйте її з роботою тригера.

4. Наведіть таблицю перемикання RS - тригера.

5.3 Контрольні запитання

1. Що називають тригером?

2. Який пристрій називається послідовним?

3. Назвати тригерні схеми за способом роботи з сигналами.

4. Дати визначення асинхронний тригер?

5. Дати визначення синхронний тригер?

6. Дати визначення динамічний тригер?

7. Дати визначення статичний тригер?

8. На які типи поділяються статичні тригери?

9. На які класи розділюють тригери по функціональних можливостях?

10. Що таке RS - тригер?

11. Що таке R - тригер?

12. Що таке S - тригер?

13. Що таке Е - тригер?

Лабораторна робота № 6

Тема: «Дослідження роботи послідовних регістрів зсуву на RS - тригерах»

Мета роботи: Дослідити роботу послідовних регістрів зсуву на RS - тригерах.

6.1 Теоретичні відомості

Регістр - це цифровий вузол, який призначений для запису та зберігання коду. Крім зберігання, деякі види регістрів можуть перетворювати інформацію, наприклад, з послідовної в часі форми подання в паралельну, зсувати записану інформацію на один або декілька розрядів в сторону молодшого або старшого розряду, інвертувати код. У відповідності до призначення розрізняють регістри зберігання та регістри зсуву.

Важливими характеристиками регістрів є розрядність та швидкодія. Розрядність залежить від кількості розрядів в числі, яке можна записати. Швидкодія характеризується максимальною тактовою частотою, з якою може проводитись запис, зчитування чи зсув інформації.

Регістри зсуву - ряд послідовно з'єднаних тригерів двоступеневої структури. Число тригерів визначає розрядність коду, що записується. За напрямком зсуву записаної в регістр інформації розрізняють регістри прямого зсуву, тобто вправо, в сторону молодшого розряду, зворотнього зсуву, тобто вліво, в сторону старшого розряду та реверсивні регістри, які допускають зсув в обидвох напрямках. На рисунку 6.1 , а наведена типова схема регістра зсуву послідовно-паралельного типу, який складається з послідовної ланки двоступеневих D-тригерів. Тактові імпульси (імпульси зсуву) надходять на всі тригери одночасно. Інформаційним кодом регістра є вхід тригера старшого розряду. Кількість виходів рівна кількості розрядів. Інформація, яка записується, повинна бути подана в часі послідовним кодом. Код записується порозрядно зі сторони старшого розряду шляхом просування кодової комбінації з кожним тактовим імпульсом від розряду до розряду. Тому для запису чотирьох розрядного коду потрібно чотири тактові імпульси. Напрямок зсуву вказується на умовному графічному позначенні ІМС регістра стрілкою (рисунок 6.2,б). Зчитування в такому регістрі можна виконати двома способами: послідовно в часі і паралельно. В першому випадку інформацію знімають порозрядно з виходу молодшого розряду Q1, в другому - зі всіх виходів в паузі між тактовими імпульсами.

а)

б)

Рисунок 6.1 Регістри зсуву а) функціональна схема, б) умовне графічне позначення

Тригер - найпростіша цифрова схема послідовного типу. У тригерів стан виходу Y у любий момент часу визначається поточним станом входу Х та внутрішнім станом схеми Q:.

Іншими словами, цифровий автомат є не тільки перетворювачем, але й зберігає попередню й поточну інформацію (стани). Ця властивість забезпечується наявністю в схемах зворотних зв'язків.

Тригер типу RS

RS - тригер - найпростіший автомат з пам'яттю, який може знаходитись в двох станах. Тригер має два настановні входи: установки S (set - установка) і скиду R (reset - скид), на які подаються вхідні сигнали від зовнішніх джерел. При подачі на вхід настанови активного логічного рівня тригер установлюється в 1(Q=1, ¬Q=0), якщо подати активний рівень на вхід скиду тригер установлюється в 0 (Q=0, ¬Q=1). Якщо подати на обидва входи установки (збудження) пасивний рівень, то тригер буде зберігати попередній стан виходів: Q=0, ¬Q=1 або Q=1, ¬Q=0. Кожний стан стійкий і підтримується за рахунок дії зворотних зв'язків.

Для тригерів цього типу є недопустимим одночасна подача активного типу на обидва входи установки, так як тригер за визначенням не може одночасно бути встановленим в нуль та одиницю. На практиці подача активного рівня на настановні входи приводить до того, що цей стан не може бути збереженим і неможливо визначити, в якому стані буде знаходитись тригер при наступній подачі сигналів пасивного рівня.

На рисунках 6.2 і 6.3 зображені два виду RS - тригерів, які виконані на елементах АБО-НЕ та І-НЕ.

Рисунок 6.2 - RS - тригер, виконаний на елементах АБО-НЕ



Рисунок 6.3 - RS - тригер, виконаний на елементах І-НЕ.

Для схеми на рисунках 6.2 активним рівнем є рівень логічної одиниці, для схеми на рисунках 6.3 - рівень логічного нуля. Схема на рисунках 6.3 отримала назву RS - тригера з інверсними входами - RS - тригер.

RS-тригер є основним вузлом для побудови послідовних схем. Назва схем такого типу ”послідовні” означає, що стан виходу залежить від того, в якій послідовності на входи подаються вхідні набори і яким був попередній внутрішній стан. Так, якщо в RS-тригері (рисунку 6.2) на початку встановити комбінацію R=0, S=1 (скорочений запис - 01), а потім перейти до R=1, S=0 (00), то стан виходу Q=1. Якщо ж на початку установити комбінацію 10, а потім перейти до 00, то стан виходу буде інший - Q=0, незважаючи на однакові комбінації сигналів на входах. Таким чином, при одному і тому ж вхідному наборі 00 вихід тригера може знаходитися в різних станах.

Умови переходів тригерів із одного стану в інший (алгоритм роботи) можна описати табличним, аналітичним або графічним способами. Табличний опис роботи RS - тригера (рисунку 6.3) представлено в таблиці 6.2 (таблиця переходів) і таблиці 6.3 (таблиця функцій збудження).

В таблицях використані наступні позначення:

Qt - попередній стан виходу;

Qt+1 - новий стан, який установлюється після переходу (Qt+1 = Qt;

х - байдуже значення сигналу: 0 або 1;

- - невизначений стан.

Таблиця 6.1 Таблиця переходів

Таблиця переходів
R	S	Qt+1
0	0	Qt
0	1	1
1	0	0
1	1	-

Таблиця 6.2 Таблиця функцій збудження

Таблиця функцій збудження
Qt	Qt=1	R	S
0	0	X	0
0	1	0	1
1	0	1	0
1	1	0	x

Аналітичний опис (характеристичне рівняння) можна отримати з таблиць 6.1 та 6.2 по правилам алгебри логіки:

Залежність Q_t+1 і Q_t характеризує властивість запам'ятовування попереднього стану. Опис роботи RS-тригера можна доповнити графом рисунок 6.4 (графічний спосіб).



а)

б)

Рисунок 6.4 - Граф роботи RS-тригера

Графік на рисунку 6.4 а показує, що схема, яка знаходилась в постійному стані Q=0, зберігає цей стан як при впливі вхідного набору R=0, S=0, так і при впливі R=1, S=0. Якщо ж на вхід схеми, яка знаходиться в стані Q=0, подіяти набором R=0, S=1, то вона переходить в стан Q=1 і зберігає його при вхідних наборах R=0, S=1, або R=0, S=0. На рисунку 6.4 б той же граф тригера нарисований більш компактно. Вхідні сигнали, які можуть приймати любі значення (як 0, так і 1), позначенні як Х, а позиція позначення відповідає послідовності R, S.

6.2 Хід роботи

1. Використовуючи програму Qucs скласти схему послідовного регістра зсуву і вивчіть його роботу.

2. За допомогою двох чотирьох розрядних регістрів отримайте таблицю істинності логічного елемента: і (для парних); або (для непарних).

6.3 Питання для самоперевірки

1. Що таке RS-тригер?;

2. В чому принципова різниця роботи синхронних тригерів від асинхронних ?

3. Чим відрізняється робота RS-тригера з прямими входами від роботи з інверсними входами?

4. Чому комбінація сигналів 11 на входах RS-тригера називається “забороненою”?

5. Який внутрішній стан називається ефективним.

Лабораторна робота № 7

числення мультиплексор тригер регістр лічильник

Тема: «Лінійні програми і програми з умовами переходу»

Мета роботи: Навчитися програмувати мікроконтролер для виконання лінійних та розгалужених програм.

7.1 Теоретичні відомості

Команди передачі керування (анг. branch instructions) -- різновид команд передачі управління в архітектурах системи команд ЕОМ, які змінюють послідовний порядок виконання програми (тобто перезавантажують лічильник команд адресою, записаною в самій команді переходу, а не збільшуючи його значення на довжину поточної команди).

Команди переходу можуть бути умовними (conditional brahch) та безумовними (unconditional branch).

Залежно від реалізації мови програмування (високого чи низького рівня), команди передачі управління можуть мати свої особливості. Так, у мовах низького рівня, типу асемблера, реалізація команди умовного переходу може мати вигляд jz (), jnz () -- перехід за нульовою (ненульовою) умовою.

Команди умовного переходу

В командах умовного переходу рішення про примусову передачу управління (шляхом перезавантаження лічильника команд) або продовження звичайного режиму виконання програми приймається в залежності від виконання або невиконання певної умови.

Реалізація команд умовних переходів в різних архітектурах ЕОМ може відрізнятись. В деяких архітектурах обчислення умови для прийняття рішення про подальший перехід та безпосереджньо команда переходу відокремлені.

Такою умовою може бути, наприклад, рівність певних значень, або їхня нерівність (в той чи інший бік). Для обчислення цього факту часто використовують арифметичні команди (тоді якщо операнди рівні, результат буде нульовим і т. ін.).

В більшості CISC - архітектур арифметичні команди встановлюють спеціалізовані біти окремого регістра стану процесора (такі, наприклад, як біт рівності результатів, біт нульового результату тощо), а команди умовного переходу можуть відповідно аналізувати ці біти.

BEQ	R1	R2	адреса переходу	BEQ R1,R2

Формат RISC-команди умовного переходу за рівністю значень двох регістрів

(PC:=адреса переходу ЯКЩО R1=R2)

В RISC - архітектурах команди умовного переходу, як правило, здатні аналізувати результат в одному з регістрів загального призначення (нульовий/ненульовий) або порівнювати результати в двох різних регістрах (більше/менше) і на основі цього перезавантажувати лічильник команди чи ні.

Як правило, повного перезавантаження адреси лічильника команд не відбувається. Поле адреси переходу у відповідних командах менше розрядності лічильника, тому перезавантажуються лише молодші розряди адреси. Таким чином, діапазон можливих адрес скорочується, але формат команди залишається фіксованим.

Команди безумовного переходу

JMP	адреса переходу

Безумовний перехід примусово перезавантажує лічильник команд адресою (повністю або лише молодшу частину адреси), яка міститься у відповідному полі команди. Діапазон можливих адрес для переходу визначається розрядністю поля команди.

Команди виклику підпрограм і повернення з підпрограм команди виклику підпрограм і повернення з підпрограм -- передають керування підпрограмі, зберігаючи адресу повернення й, можливо, контекст процесора (інформації про стан системи), а також організують коректне відновлення після виходу з підпрограми.

команди виклику оброблювачів переривань -- передають керування оброблювачу переривань. Іноді ці команди розглядаються як особливий випадок команд виклику підпрограм.

7.2 Хід роботи

1. Скласти програму для сумування двох чисел на порти процесора і описати її роботу. Опис команди можна здійснювати за допомогою коментарів.

2. Скласти програму для в порти P0 ; P1 , якщо число в P0 менше за число P1; різниці цих чисел якщо число в P0 більше та інверсії , якщо числа рівні. Результат програми записати в порт P2.

3. Описати роботу програми з пункту 2 подавши числа 120 і 34 для парних варіантів та 50 і 60 для непарних варіантів.

4. Зобразити графічний алгоритм з пункту 2.

7.3 Питання для самоперевірки

1. Що таке умовний перехід?

2. Що таке безумовний перехід?

3. Команди умовного переходу?

4. Команди безумовного переходу?

5. Які є стандартні арифметичні команди?

Лабораторна робота № 8

Тема: «Дослідження тригерів»

Мета роботи: вивчення схем тригерів на логічних елементах.

8.1 Теоретичні відомості

Тригери - це великий клас електронних пристроїв, що володіють здатністю знаходитися в одному з двох стійких станах і чергувати їх під впливом зовнішніх сигналів. Тригери це елементи з пам'яттю. Їх стан залежить не тільки від сигналів прикладених до входу в даний момент часу, але і від сигналів, що впливали на нього раніше.

У загальному вигляді тригер може містити наступні входи і виходи:

Рисунок 8.1

Тригер має два виходи: прямий, що позначається Q і інверсний що позначається як . Стан тригера визначається по прямому виходу. Триігер знаходиться в стані «1» якщо на прямому виході рівень логічної одиниці і в стані «0» якщо на прямому виході рівень логічного нуля. Стан виходів завжди протилежний:(Q=1 =0) і (Q=0 =1). Забороненою комбінацією є Q =. У цьому випадку стан тригера не визначений.

Залежно від властивостей, числа і призначення входів тригери поділяються на наступні види:

1. RS-тригери з роздільною установкою в 1 і 0.

2. D-тригери (інші назви - тригер затримки, тригер даних)

3. Універсальні JK-тригери

4 Т-тригери (лічильніі тригери)

За наявності входу С тригер називають синхронним, а при його відсутності - асинхронним. Зміна стану асинхронного тригера проходить відразу ж після відповідної зміни потенціалів на його інформаційних входах. У синхронному тригері зміна стану може відбутися тільки у присутності відповідного сигналу на вході С. Вхід синхронізації може бути імпульсним або потенціальним. У першому випадку дія інформаційних входів з'являється тільки у момент зміни потенціалу на вході C, тобто при переході його від 1 до 0 або від 0 до 1. У другому випадку дія інформаційних входів проявляється весь час дії на вході C вирішуючого (активного) потенціалу.

Робота тригера визначається таблицею станів.

Наприклад, Т-тригер перемикається з одного стану в інший тільки по відповідному фронту інформаційного сигналу на вході синхронізації (рисунку 8.2). З появою 1 на вхід Т, трігер міняє свій стан на протилежний. Крім того, Т-тригер може мати один управляючий вхід - Т-вхід (рисунок 8.3). Сигнал на цьому вході вирішує (якщо Т= 1) або забороняє (якщо Т=0) спрацювання тригера від фронтів імпульсів, що приходять на тактовий вхід.

Рисунок 8.2



Рисунок 8.3

Для Т-тригера на рисунку 8.2 таблиця станів має вигляд:

Таблиця 8.1

C	Q	Прим.
1	0	Зберігання
	1	Інверсія
0	1	Зберігання
	1	Зберігання
	0	Інверсія
0	0	Зберігання

Для Т-тригера на рисунку 8.3 таблиця станів має вигляд:

Таблиця 8.2

T	C	Q	Прим.
0	*	0	Зберігання
1		1	Інверсія
1	0	1	Зберігання
1		1	Зберігання
1		0	Інверсія
1	0	0	Зберігання

Примітка: * - байдужий стан входу

Хід роботи

1. Дослідження RS-тригера на елементах І-НЕ.

а) Зберіть схему, зображену на рисунку 8.4. Включіть схему. Послідовно подайте на схему наступні сигнали:

S=1, R=0;

S=1, R=1;

S=0, R=1;

S=1, R=1;

S=0, R=0.

Рисунок 8.4

Переконайтесь в тому, що:

* при S=1, R=0 тригер встановлюється в стан, при якому вихід Q=0;

* при переході до S=К=1 трігер зберігає колишнє значення виходу Q=0;

* при S=0, R=1, тригер встановлюється в стан, при якому Q=1;

* при переході до S=1, R=1 колишнє значення виходу Q=1 зберігається.

б) За наслідками експерименту заповніть таблицю станів.

2. Дослідження RS-тригера на елементах АБО-НЕ.

а) Зберіть схему, зображену на рисунку 8.5. Включіть схему.



Рисунок 8.5

Послідовно подайте на схему наступні сигнали:

S=0, R=1;

S=0, R=0;

S=1, R=0;

S=0, R=0;

S=1, R=1.

Переконйтесь в тому, що:

* при S=0, R=1 тригер встановлюється в стан Q=0;

* при переході до S=0, R=0 тригер зберігає колишній стан виходу (Q=0);

* при S=1, R=0 тригер встановлюється в стан Q=1;

* при переході до S=0, R=0 тригер зберігає колишній стан виходу Q=1.

б) За наслідками експерименту заповните таблицю станів.

3. Дослідження JK-тригера.

а) Зберіть схему, зображену на рисунку 8.6. Включіть схему. Переконайтесь в тому, що:

* при R=1, S=0 тригер встановлюється в Q=1 незалежно від стану решти входів;

* при R=0, S=1 трігер встановлюється в Q=0 незалежно від стану решти входів;

* вкажіть якому RS-тригеру відповідає таблиця станів JK-тригера для

RS-входів.

б) Встановіть S=r=1 і складіть таблицю станів для входів J, K іС.

Вказівка: початковий стан тригера Q=1 встановити короткочасною подачею сигналу S=0 і сигналу R = 0 для отримання Q=0. Перехід тригера в стан, визначуваний входами J і K відбувається тільки по негативному фронту імпульсу на лічильному вході С сформованому відповідним ключем.

в) Складіть і змалюйте часові діаграми роботи тригера для всіх можливих комбінацій Q, J, K.

Рисунок 8.6

4. Дослідження JK-тригера в лічильному режимі.

а) Зберіть схему, зображену на рисунку 8.7. Включіть схему. Змінюючи стан входу [С] відповідним ключем, змалюйте діаграми роботи тригера в лічильному режимі.



Рисунок 8.7

5. Дослідження D-тригера

а) Зберіть схему, зображену на рисунку 8.8. Включіть схему. Переконайтесь в тому, що:

* при R=1, S=0 тригер встановлюється в Q=1 незалежно від стану решти входів;

* при R=0, S=1 тригер встановлюється в Q=0 незалежно від стану решти входів.

б) Встановіть S=r=1, складіть таблицю станів для входів D і С.

в) Складіть часові діаграми роботи тригера для всіх можливих комбінацій Q, D, C.

Рисунок 8.8

6. Дослідження роботи D-тригера в лічильному режимі.

а) Зберіть схему, зображену на рисунку 8.9. Подаючи на лічильний вхід С тактові імпульси за допомогою ключа [С] і визначаючи стан виходів тригера за допомогою пробників, складіть і змалюйте часові діаграми роботи тригера в лічильному режимі.

Рисунок 8.9

Зміст звіту

Звіт по лабораторній роботі повинен містити:

* схеми експериментів ;

* таблиці станів тригерів ;

* часові діаграми ;

* висновки за наслідками експериментів.

8.3 Питання для самоперевірки

1. Чи є елементом пам'яті вимикач настільної лампи?

2. Якщо продовжити попереднє питання, то як можна охарактеризувати:

а) кнопковий вимикач (один раз натиснув - лампа горить; другий

раз натиснув - лампа згасла);

б) клавішний перемикач-коромисло: натиснув на одне плече - лампа запалилася або продовжує залишатися такою, що горить; натиснув на інше плече - згасла. Аналогія з якими видами тригерів напрошується?

3. Чим відрізняється робота RS - тригера з прямими входами від роботи RS-тригера з інверсними входами?

4. Чому комбінація сигналів 11 на входах RS-тригера називається «забороненою»?

5. У чому принципова відмінність роботи синхронних тригерів від асинхронних?

6. Яка пріоритетність інформаційних і установочних входів в синхронних тригерах?

7. Чому JK-тригер при J=к=1 не перетворюється на автогенератор?

8. Чому Т-тригер отримав назву лічильного? Яке число імпульсів він може полічити?

9. Як працює D-тригер, якщо D =Q?

Лабораторна робота № 9

Тема: «Дослідження двійкових лічильників»

Мета роботи: вивчення структури і роботи сумуючих і віднімаючих двійкових лічильників.

9.1 Теоретичні відомості

Лічильник - пристрій призначений для лічення числа імпульсів, що поступають на його вхід. Кожен лічильний імпульс змінює стан лічильника на одиницю. Якщо при ліченні коди стану розміщені в зростаючому порядку, то лічильник називається що сумуючим, якщо в спадаючому порядку - що віднімаючим. Лічильники у яких напрямок рахунку може змінюватися називаються реверсивними.

Число дозволених станів лічильника називається модулем лічення Кс. Під час подачі на лічильник числа імпульсів більше Кс лічильник повертається в початковий стан. Лічильники у яких модуль лічення дорівнює цілому ступеню числа 2 (Кс = 2ⁿ) називаються двійковими.

Основу лічильників складають тригерні схеми. Лічильники можуть бути зібрані на D-тригерах або JK-тригерах. Тригери з'єднуються

послідовно. Число, що утворюється станом інверсних виходів тригерів лічильника, пов'язане з числом, утвореним станом прямих виходів тригерів співвідношенням:

Nпр = 2n - Nінв -1,

де n - число розрядів лічильника.

За способом організації міжрозрядних зв'язків лічильники діляться на:

а) асинхронні лічильники, в яких перемикання тригерів в розрядах здійснюється послідовно один за іншим;

б) синхронні лічильники, в яких перемикання тригерів в розрядах здійснюється одночасно по сигналу синхронізації.

Основним динамічним параметром, визначаючим швидкодію лічильника, є час встановлення вихідного коду t_k, що характеризує часовий інтервал між моментом подачі вхідного сигналу і моментом встановлення нового коду на виході.

9.2 Хід роботи

1. Дослідження асинхронного сумуючого лічильника на D-тригерах.

а) Зберіть схему подану на рисунку 9.1. Включіть схему.

Рисунок 9.1

б) Подавайте на вхід схеми тактові імпульси за допомогою ключа [С].

в) Спостерігаючи за станом логічних пробників, складіть часові діаграми роботи лічильника і таблицю станів.

г) Визначите модуль рахунку лічильника. Визначите відповідність між кодами, що утворюються на прямих і інверсних виходах лічильника.

д) За допомогою осцилографа визначите час встановлення коду в лічильнику. Час встановлення визначати по моменту перемикання останнього тригера.

2. Дослідження синхронного сумуючого лічильника на

JK-тригерах.

а) Зберіть схему показану на рисунку 9.2. Включіть схему.

б) Замалюйте часові діаграми роботи лічильника. Визначите

напрям зміни кодів на прямих виходах лічильника і Кс.

в) Входи логічного аналізатора підключіть до інверсних входів тригерів. Включіть схему. Змалюйте часові діаграми роботи лічильника. Визначите напрям зміни кодів на інверсних виходах лічильника і Кс. Складіть таблицю станів.

д) За допомогою осцилографа визначите час встановлення коду в лічильнику.

Рисунок 9.2

3. Дослідження віднімаючого лічильника на D-тригерах.

а) Зберіть схему показану на рисунку 9.3. Включіть схему.

б) Змалюйте часові діаграми роботи лічильника. Визначите напрям зміни кодів на прямих виходах лічильника і Кс. Складіть

таблицю станів.

в) Входи логічного аналізатора підключіть до інверсних входів

тригерів. Включіть схему. Змалюйте часові діаграми роботи лічильника. Визначите напрям зміни кодів на інверсних виходах лічильника і Кс. Складіть таблицю станів.

Рисунок 9.3

4. Дослідження віднімаючого лічильника на Jk-тригерах.

а) Зберіть схему показану на рисунку 9.4. Включіть схему.

б). Змалюйте часові діаграми роботи лічильника. Визначіть

напрям зміни кодів на прямих виходах лічильника і Кс. Складіть таблицю станів.

в) Входи логічного аналізатора підключіть до інверсних входів

тригерів. Включіть схему. Змалюйте часові діаграми роботи лічильника. Визначите напрям зміни кодів на інверсних виходах лічильника. Складіть таблицю станів.

Рисунок 9.4

5. Дослідження асинхронного реверсивного лічильника

а) Зберіть схему показану на рисунку 9.5. Включіть схему.

б) Задайте напрям лічення за допомогою перемикачів [+] і [-].

в) Змалюйте часові діаграми роботи лічильника. Визначите напрям зміни кодів на прямих виходах лічильника для обох напрямків лічення і Кс. Складіть таблицю станів.

Рисунок 9.5

6. Дослідження синхронного реверсивного лічильника

а) Зберіть схему показану на рисунку 9.6. Включіть схему.

Рисунок 9.6

б) Задайте напрям лічення за допомогою перемикачів [+] і [-].

в) Змалюйте часові діаграми роботи лічильника. Визначите напрям зміни кодів на прямих виходах лічильника для обох напрямів лічення і Кс. Складіть таблицю станів.

Зміст звіту

* схеми експериментів ;

* таблиці станів лічильників ;

* часові діаграми ;

* висновки за наслідками експериментів.

9.3 Питання для самоперевірки

1. Чому при підключенні лічильних входів тригерів до інверсних виходів попередніх каскадів лічильник на D-тригерах працює як сумуючий, а при підключенні до прямих - як віднімаючий?

2. У якому режимі працюватиме лічильник на JK-тригерах при

підключенні лічильних входів тригерів до прямих виходів попередніх каскадів? Як зміниться режим роботи лічильника при підключенні лічильних входів тригерів до інверсних виходів?

3. Якими способами можна змінити коефіцієнт перерахунку лічильника?

4. У двійковому асинхронному лічильнику коефіцієнт перерахунку рівний 8, число тригерів - 3. Скільки тригерів в лічильнику змінюють

свій стан одночасний при кожній зміні коду?. Як проходить перехід лічильника із стану 111 в стан 000? Як розвиваєтся процес зміни стану тригерів?

Лабораторна робота № 10

Тема: «Лічильники з недвійковими модулями рахунку»

Мета роботи: вивчення структури і роботи лічильників з недвійковими модулями лічення.

10.1 Теоретичні відомості

Лічильники в яких модуль лічення може приймати будь-яке, не рівне цілому степеню числа 2, значення називаються лічильниками з недвійковими модулями лічення.

Найбільшого поширення набули лічильники з модулем лічення 10, тобто двійково-десяткові (декадні) лічильники.

Лічильники з недвійковими модулями лічення можуть бути побудовані на основі двійкових лічильників з використанням двох методів:

1) метод виключення зайвих станів шляхом зміни зв'язків

між тригерами;

2) метод керованого скидання.

Перший метод заснований на використанні різних методів синтезу цифрових послідовних пристроїв.

Другий метод заснований на формуванні сигналу скидання тригерів в початковий стан при появі на виході лічильника коду, співпадаючого із заданим модулем лічення Кс.

Існують лічильники з унінарним кодуванням, коли стан лічильника визначається месцем єдиної 1 або 0 (кільцеві лічильники) і лічильники з унітарним кодуванням, коли стан лічильника визначається числом 1 або 0 (лічильники Джонсона).

Основним недоліком кільцевих лічильників є їх низький захист від перешкод. Наприклад, якщо під дією перешкоди зникне записана в лічильник одиниця, то всі тригери опиняться в нульовому стані і лічильник працювати не зможе. Для усунення подібних збоїв використовують різні способи корекції стану лічильника.

Модуль лічення лічильника Джонсона в два рази більший зе модуль лічення простого кільцевого лічильника. У лічильнику Джонсона, як і в інших кільцевих лічильниках, можуть бути збої, викликані перешкодами. Для корекції порушень, викликаних збоями, також використовуються способи, за допомогою яких проводиться перехід з будь-якої забороненої комбінації в одну з дозволених.

Лічильники Джонсона широко використовуються в дільниках частоти імпульсів, генераторах випадкових чисел, в пристроях пам'яті і ін. На базі лічильника Джонсона можна легко реалізувати лічильники з будь-яким парним модулем лічення. При необхідності отримати непарне значення модуля лічення подавають на вхід першого розряду (замість сигналу з інверсного виходу останнього тригера) сигнал з інверсних виходів останнього і попереднього тригерів, об'єднаних по схемі І. При цьому з набору вихідних станів лічильника Джонсона виключається одна кодова комбінація, складена з нулів.