Размещено на http://www.allbest.ru/

Федеральное агентство железнодорожного транспорта

Омский государственный университет путей сообщения (ОмГУПС)

Кафедра “Автоматика и телемеханика “

СИНТЕЗ АВТОМАТИЧЕСКОЙ СИСТЕМЫ ПЕРЕДАЧИ КОДИРОВАННЫХ СИГНАЛОВ

Расчетно - пояснительная записка к курсовому проекту

По дисциплине “Теоретические основы автоматики и телемеханики”

Студентки группы 23Б

____________ Е.А. Шевелило

Руководитель - доцент кафедры “АиТ”

____________С.В. Гришечко

Омск 2015



Задание на курсовой проект

Тема: “Синтез автоматической системы передачи кодированных сигналов в канал связи”.

Задание: составить схему автоматической системы, предназначенной для передачи(приема) информационного сообщения через канал связи.

Содержание сообщения: ШЕВЕЛИЛО ЕКАТЕРИНА АЛЕКСАНДРОВНА.

Способ передачи(приема): циклический.

Система кодирования: двоичный код.

Скорость передачи(приема): 1760- 1840 бит/с

Параметры канала связи:

- полоса пропускания - от 300 Гц до 3400 Гц;

- входной уровень - от -2.3 Нп до 0 Нп;

- линия - двухпроводная симметричная;

- волновое сопротивление 120 Ом.

Номер варианта 18.



Реферат

Курсовой проект содержит 39 страниц, 31 рисунок, 27 формул, 3 таблицы, использовано 5 источников.

Канал связи, делитель частоты, преобразователь кода, задающий генератор, код, схема синхронизации, временная диаграмма, регистр.

В данном курсовом проекте на базе теории переключательных функций, теории полупроводниковых приборов и микропроцессорной техники производится проектирование цифрового устройства для передачи сообщения через канал связи. В процессе проектирования осуществляется разработка задающего генератора, делителя частоты, преобразователя кода, согласующего устройства с каналом связи, схемы синхронизации и сброса, блока питания и прочих устройств с учетом того, чтобы полученный конечный автомат содержал наименьшее число радиокомпонентов, имел оптимальные размеры и минимальную скорость.



Введение

1. Структурная схема автоматической системы

2. Определение скорости передачи информации

3. Выбор элементной базы

4. Кодирование информации

4.1 Кодирование и минимизация

4.2 Преобразователь кода Ф.И.О.

5. Преобразователь параллельного кода в последовательный

6. Задающий генератор и делитель частоты

7. Формирователь стартовых импульсов

8. Фазовая модуляция

9. Временная диаграмма

10. Схема согласования с каналом связи

11. Функциональная схема автомата

12. Расчет блока питания

13. Описание элементной базы

13.1 Микросхема К561ЛА7

13.2 Микросхема К561ЛА8

13.3 Микросхема К561ЛА9

13.4 Микросхема К561ЛЕ5

13.5 Микросхема К561ЛЕ10

13.6 Микросхема К561ЛИ1

13.7. Микросхема К561ИЕ8

13.8. Микросхема К561ИЕ10

13.9 Микросхема К561ИЕ16

13.10 Микросхема К561ИР9

13.11 Операционные усилители К140УД14А, К140УД14Б, К140УД14В

Заключение

Библиографический список



Введение

канал связь генератор импульс

Автоматизация процессов управления - это основа современного производства. Ее широкое внедрение обеспечивает повышение производительности труда и улучшение качества продукции. Развитие многих отраслей современной науки и техники невозможно без применения средств автоматики.

Задача данного проекта состоит в том, чтобы получить конечный автомат, который содержит наименьшее число радиокомпонентов и имеет оптимальные размеры. Проектируемое устройство должно соответствовать условиям эксплуатации.

Принципиальная схема автомата строится на микросхемах и на отдельных радиокомпонентах. В качестве элементной базы используются микросхемы серии К561.

В данном курсовом проекте кодируется и подвергается минимизации сигнал ШЕВЕЛИЛО ЕКАТЕРИНА АЛЕКСАНДРОВНА. С помощью микросхем К561ЛА7, К561ЛА8, К561ЛА9 и К561ЛИ1 реализовываются выходные функции.

Предположительную схему реализации сигнала можно увидеть в структурной схеме. После определения каждого блока структурной схемы, составляется функциональная схема конечного автомата.

Для определения делителя частоты вычисляется коэффициент деления, для чего сначала задаются рамки скорости передачи (приема). Для скорости передачи (приема) 18 варианта, заключенной в пределах от 1760 до 1840 бит/с, коэффициент деления находится в интервале от 16,98 до 17,76.

Для реализации сигнала необходимо 13 символов. Кодирование символов посылки производится с помощью 6 входов и 4 выходов. На 36 номере такта производится сброс и циклическое повторение кодирования.

Преобразованием сигналов из диаграммы работы автомата получается схема управления преобразователем кода, которая включает в себя схему реализации, преобразователя параллельного кода в последовательный, схему формирования старт-стоповых импульсов.

Для функционирования автоматической системы необходимо обеспечить питание. Для питания разрабатываемой схемы выбирается блок питания с типами диодов КС515Г и КС190Б, так как для микросхем серии К561 необходим очень маленький ток и невысокая стабильность питающего напряжения.



1. Составление структурной схемы автомата

Основные блоки автоматической системы и их взаимосвязи показаны на структурной схеме автоматической системы, приведенной на рисунке 1.1, где изображены:

– задающий генератор с кварцевой стабилизацией (ЗГ);

– делитель частоты для формирования необходимой последовательности импульсов (ДЧ);

– преобразователь кода Ф.И.О. (ПК);

– преобразователь параллельного кода в последовательный (ПП);

– схему согласования с каналом связи (ССКС);

– схему синхронизации и сброса (СС);

– формирователь старт - стопных синхронизирующих импульсов (СИ);

– сумматор старт - стопных синхронизирующих импульсов и последовательного кода ();

– блок питания (БП);

– фазовый модулятор (ФМ).

Рисунок 1.1 - Структурная схема автомата



Преобразователь кода осуществляет переход от кода номера импульса, выдаваемого делителем частоты, к коду символа сообщения.

Преобразователь последовательного формата кода в параллельный предназначен для записи кода символа сообщения и подготовки его для передачи в канал связи.

Формирователь старт-стопных импульсов осуществляет выделение информационных блоков(сообщений), передаваемых в канал связи.

Схема модуляции и согласования с каналом связи предназначена для преобразования значений импульсного признака двоичного кода передаваемого кода в форму, удобную для передачи информационного сообщения, а также для установления необходимых уровней сигналов и согласования выходных сопротивлений передающих устройств с волновым сопротивлением канала связи.



2. Выбор элементной базы

Логические схемы любой сложности строятся из элементарных логических элементов, выполняющих следующие логические функции: И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ. Любое сложное логическое выражение можно заменить набором элементарных выражений. Создан набор микросхем, решающих более сложные задачи, чем элементарные. В данном задании подойдут микросхемы любого функционального ряда, однако, предпочтительнее ряд КМДШ - логики, например К561. Основанием для выбора данной серии ИС являются следующие факторы: микросхемы данной серии не требуют большой стабильности питающего напряжения, потребляемый ток невелик и составляет миллиамперы, питающее напряжение имеет широкий диапазон от 5 до 14 В.



3. Кодирование информации

3.1. Кодирование и минимизация

Определим разрядность кода. Для того подсчитываем, сколько различных символов содержит сообщение, передаваемое в канал связи:

_ШЕВЕЛИЛО_ЕКАТЕРИНА_АЛЕКСАНДРОВНА_ - сообщение содержит 14 различных символов, включая пробелы.

Для определения числа разрядов входного кода используется следующая формула:

, (3.1)

где, N - общее число символов, m - разрядность кода.

Для определения числа разрядов кода используется следующая формула:

, (3.2

- количество выходов преобразователя кода. Передаваемый в канал связи код будет четырехразрядным.

Далее составляем кодовую таблицу (таблица 1). В столбце “номер тактового импульса” указываются такты, в течение которых будет формироваться сообщение. Столбцы “ Х6, Х5, Х4, Х3, Х2, Х1” содержат номера такта в двоичном коде. Столбец “символ” содержит сообщение, посылаемое в канал связи. В столбце “номер кодированной буквы” указывается номер символа алфавита. Столбцы “Y4, Y3, Y2, Y1” содержат двоичный код передаваемого символа.



Таблица 1 - Кодирование символов посылки

№ такта	Символ	Входное слово преобразователя	№ кода буквы	Выходное слово
		Х6	Х5	Х4	Х3	Х2	Х1		Y4	Y3	Y2	Y1
0		0	0	0	0	0	0	0	0	0	0	0
1	Ш	0	0	0	0	0	1	1	0	0	0	1
2	Е	0	0	0	0	1	0	2	0	0	1	0
3	В	0	0	0	0	1	1	3	0	0	1	1
4	Е	0	0	0	1	0	0	2	0	0	1	0
5	Л	0	0	0	1	0	1	4	0	1	0	0
6	И	0	0	0	1	1	0	5	0	1	0	1
7	Л	0	0	0	1	1	1	4	0	1	0	0
8	О	0	0	1	0	0	0	6	0	1	1	0
9		0	0	1	0	0	1	0	0	0	0	0
10	Е	0	0	1	0	1	0	2	0	0	1	0
11	К	0	0	1	0	1	1	7	0	1	1	1
12	А	0	0	1	1	0	0	8	1	0	0	0
13	Т	0	0	1	1	0	1	9	1	0	0	1
14	Е	0	0	1	1	1	0	2	0	0	1	0
15	Р	0	0	1	1	1	1	10	1	0	1	0
16	И	0	1	0	0	0	0	5	0	1	0	1
17	Н	0	1	0	0	0	1	11	1	0	1	1
18	А	0	1	0	0	1	0	8	1	0	0	0
19		0	1	0	0	1	1	0	0	0	0	0
20	А	0	1	0	1	0	0	8	1	0	0	0
21	Л	0	1	0	1	0	1	4	0	1	0	0
22	Е	0	1	0	1	1	0	2	0	0	1	0
23	К	0	1	0	1	1	1	7	0	1	1	1
24	С	0	1	1	0	0	0	12	1	1	0	0
25	А	0	1	1	0	0	1	8	1	0	0	0
26	Н	0	1	1	0	1	0	11	1	0	1	1
27	Д	0	1	1	0	1	1	13	1	1	0	1
28	Р	0	1	1	1	0	0	10	1	0	1	0
29	О	0	1	1	1	0	1	6	0	1	1	0
30	В	0	1	1	1	1	0	3	0	0	1	1
31	Н	0	1	1	1	1	1	11	1	0	1	1
32	А	1	0	0	0	0	0	8	1	0	0	0
33		1	0	0	0	0	1	0(~)	0(~)	0(~)	0(~)	0(~)
34		1	0	0	0	1	0	0(~)	0(~)	0(~)	0(~)	0(~)
35		1	0	0	0	1	1	0(~)	0(~)	0(~)	0(~)	0(~)
36	сброс	1	0	0	1	0	0	0(~)	0(~)	0(~)	0(~)	0(~)
Циклическое повторение сообщения
0		0	0	0	0	0	0	0	0	0	0	0
1	Ш	0	0	0	0	0	1	1	0	0	0	1

Таблица имеет 36 комбинации, но с такта 33 включительно и до конца кодовая комбинация выходного слова безразлична, потому что этих комбинаций никогда не будет за счет отключения преобразователя кода от линии связи.

Производим минимизацию, для этого строим карту Карно для входного слова. Шаблон карты Карно для входного слова, состоящего из шести переменных, показан на рисунке 2.

Рисунок 3.1 - Шаблон карты Карно

Методом склеивания объединяем рядом стоящие единичные минтермы. Рядом стоящими считаем те минтермы, у которых разные только одна буква по инверсии, что позволяет (в алгебраическом виде) её заключить в скобки и сократить, получив импликант. Если находим второй импликант, отличающийся также на одну букву по инверсии то, между ними также проводим операцию склеивания и так до тех пор, пока не получим простой импликант. Следовательно, рядом стоящих единиц может быть ряд 2ⁿ где, n=1,2,3…. Клетки содержащие знак "~" необходимо доопределить, т. е. поставить "1" или "0", выбираем те значение, которые дают наименьшее количество букв в минимизированной функции. Из всех возможных импликант необходимо выбрать оптимальные с учётом других функций автомата с целью использования одних и тех промежуточных частей схемы для различных букв выходного слова преобразователя. Не склеенные клетки дописываем в выходную функцию.

Рисунок 3.2 - Карта Карно для выходной функции Y1



Рисунок 3.3 - Карта Карно для выходной функции Y2

Рисунок 3.4 - Карта Карно для выходной функции Y3



Рисунок 3.5 - Карта Карно для выходной функции Y4

Выходные функции Y4 - Y1 преобразователя кода, полученные на основании минимизации, представлены нижеследующими выражениями, приведенными к базису И - НЕ на основании правил Де - Моргана:

Выходные функции записаны в минимальной нормальной дизъюнктивной форме (МДНФ) и приведены к базису И-НЕ интегральных микросхем.

3.2 Преобразователь кода Ф.И.О.

Преобразователь кода реализован на инверторах и элементах И-НЕ и ИЛИ-НЕ (К561ЛА7, К561ЛА8, К561ЛА9,К561ЛИ1) и выполняет функции Y1, Y2, Y3, Y4. Схема преобразователя кода Ф.И.О. приведена на рисунке 3.6

Рисунок 3.6, лист 1 - Схема преобразователя кода Ф.И.О



Рисунок 3.6, лист 2 - Схема преобразователя кода Ф.И.О.



Рисунок 3.6, лист 3 - Схема преобразователя кода Ф.И.О.



Рисунок 3.6, лист 4 - Схема преобразователя кода Ф.И.О.



4. Преобразователь параллельного кода в последовательный

В качестве основы схемотехнического решения преобразователя параллельного кода в последовательный выбрано устройство - сдвигающий регистр К561ИР9.

Разрядность параллельного кода определяется количеством двоичных букв выходного символа посылки (таблица 1). Для нашего примера код выходного слова символа посылки равен четырем разрядам (Y1, Y2, Y3, Y4). Принцип действия универсального (сдвигающего) регистра заключается в том, что при подаче импульсов синхронизации на вход С, в параллельном режиме при высоком уровне сигнала PS осуществляется запись данных в регистр, а при низком - их сдвиг на выходах регистра. При высоком уровне сигнала R производится асинхронное обнуление (“сброс”) регистра (независимо от входных воздействий на выводах Q будут нули, пока R равен логической единице).

Рисунок 4. 1 - Схема включения и временная диаграмма работы сдвигающего регистра



5. Временная диаграмма функционирования автоматической системы

Временная диаграмма работы автомата строится с учётом выбранной элементной базы. В данном примере сигналы:

- счётчика К561ИЕ16 (С, W1, W2, X1, X2, X3, X4, X5,X6, R);

- регистра К561ИР9 (PS - параллельная запись, Q0, Q1, Q2, Q3 - выходные параллельные данные, RR - сброс регистра);

- счётчика К561ИЕ8 (Q0, Q1, Q2, Q3, Q4, Q5 - десятичный выход, С - синхронизирующий вход);

- ST - стартовый импульс;

- R - сброс всей схемы в исходное состояние (формируется специальной схемой сброса);

- D - последовательный выходной код данных;

- ФМ - фазоманипулированный выходной сигнал.

Временная диаграмма функционирования автомата показана на рисунке 5.1.



6. Определение скорости передачи информации

Скорость передачи информации определяется по следующей формуле:

, (6.1)

где - параметр, определяющийся номером варианта по журналу.

Оптимальная скорость 1800 Бит/с

Для расчета коэффициента деления частоты принимаем резонансную частоту кварцевого резонатора равной кГц.

Коэффициент деления рассчитывается исходя из формулы:

(6.2)

Коэффициент деления может быть только целым числом. Выбираем коэффициент деления, равный 17. На основании принятого коэффициента деления произведем расчет несущей частоты.

Полученное значение действующей частоты укладывается в диапазон передачи по каналу 300 - 3400 Гц.

7. Задающий генератор и делитель частоты

Широко используемая схема простого генератора импульсов (мультивибратора) приведена на рисунке 7.1.

Подстроечный конденсатор нужен для настройки генератора на частоту возбуждения кварца.

Примем значение С1=15 пФ, С2=33 пФ. Рассчитаем величину сопротивления по формуле:

(7.1)

,Ом

По номинальному ряду Е24 выбираем номинал R1=24 кОм.

Рисунок 7.1 - Схема тактового генератора с делителем частоты



8. Формирователь стартовых импульсов

Сложное кодирование осуществляется программным способом на микроконтроллерах. В данном курсовом проекте ограничимся только стартовыми и стоповыми импульсами. Стартовая комбинация должна выглядеть не проще чем 0101, а стоповая - 0000 0000 0000.

Функция зависит от времени, схема должна выдать синхронизирующий код один раз за цикл в начале посылки на месте нулевой комбинации. Формирователь удобно построить на микросхеме десятичного счетчика с дешифратором на выходе К561ИЕ8.

. (8.1)

Преобразовав (8.1) к базису К561 серии получим функцию (8.2) для построения принципиальной схемы.

(8.2)

Схема формирования стартовых импульсов показана на рисунке 8.1

Рисунок. 8.1- Схема формирователя стартовых импульсов



9. Фазовая модуляция

Фазовая модуляция - наиболее защищённая от помех, которая даёт возможность реализации максимальной скорости передачи. Основным недостатком ФМ является сложный алгоритм приёма, но при наличии процессора на приёмном конце качество декодирования в основном определяется программным обеспечением, что активно используется в современных компьютерных модемах. В условиях повышенных помех нужно предусмотреть более гибкий алгоритм ФМ (изменение несущей частоты (C), переменное отношение несущей к входному алфавиту (D) модулятора C/D и их фазы). В данном курсовом проекте эти вопросы не рассматриваем. Модуляцию заменяем манипуляцией со сдвигом фаз на 180⁰.

Схемную реализацию получаем при помощи Булевой функции:

(9.1) Адаптируем (9.1) к нашей схеме и приведем к базису серии К561:

Рисунок 9.1- Схема фазового манипулятора



10. Схема согласования с каналом связи

В состав схемы согласования с каналом связи входят: делитель напряжения, составленный из емкости С3, служащей для исключения постоянной составляющей в передаваемом сигнале, и из сопротивлений R3 - R5, предназначенных для регулировки уровня сигнала в допустимых пределах; усилители мощности, выполненные на операционных усилителях DA1 и DA2; фильтр нижних частот (ФНЧ) второго порядка (емкости С4, С5, сопротивления R6, R7, R8 и DA2, выходной каскад на VT1 и VT2); сопротивление согласования R10; изолирующий трансформатор ТR1.

Расчет схемы согласования сводится к определению значений параметров элементов входного делителя и фильтра.

При расчете параметров делителя следует учесть, что на него подается напряжение модулированного сигнала U_м, равное напряжению источника питания. При исключении постоянной составляющей на входном делителе напряжение становится равным U_м/2.

Падение напряжения на емкости U_С3 не должно превышать 3 % входного напряжения U_м/2, следовательно, можно принять:

	(10.1)

Получаем В.

Уровень сигнала регулируется сопротивлением R₄ в пределах от -2,3 Нп (0,07 В) до 0,0 Нп (0,77 В), т. е. падение напряжения на R₄

U_R4 = 0,775- 0,078 = 0,697 В.

Выбрав типовое переменное сопротивление, можно определить входной ток по формуле:

	(10.2)

Выбираем сопротивление R₄=18 кОм.

Тогда А.

При известном токе можно рассчитать сопротивление емкости С3 по уравнению:

	(10.3)

Получаем Ом

а затем и ее значение:

	(10.4)

где f = f_н/2, а f_н - несущая (тактовая) частота, Гц.

.

По номиналу выбираем

Значение сопротивления R₂ определяется исходя из того, что известны падение напряжения на емкости С₂ и максимальный уровень передаваемого сигнала, равный 0,775 В (0,0 Нп):

	(10.5)

кОм

По номиналу R₃=91кОм.

Сопротивление R₅ рассчитывается с учетом того, что на нем падает напряжение, соответствующее минимальному уровню передаваемого сигнала, равному 0,078 В (?2,3 Нп):

	(10.6)

кОм

Для фильтра параметры рассчитывают по формулам:

- полюс коэффициента передачи (частота квазирезонанса)

	(10.7)
	(10.8)

где f=1838,235 Гц - несущая частота

- добротность контура

	(10.9)

Выбираем значение параметров в пределах:

Qп - от 1 до 5;

Выбираем Qп=3; C₈=400 пФ, тогда

По номинальному ряду выбираем значения емкостей С8=430 пФ, С6=33 нФ.

R₆ = R₇ = R₈ - от 5 кОм до 500 кОм ;

Из (10.7), (10.9) получаем:

R6 = R7 = R8=	(10.10)

R6 = R7 = R8=кОм

По номиналу R6 = R7 = R8=24 кОм

Сопротивления R₁₀ возьмём равным 120 Ом.

Выбираем R₉ = 51 кОм

Схема согласования с каналом связи показана на рисунке 10.1

Рисунок 10.1 - Схема согласования с каналом связи



11. Функциональная и принципиальная схемы автоматической системы

Функциональная схема автоматической системы, приведенная на рис. 12.1, составляется исходя из структурной схемы с указанием типов применяемых элементов и функциональных связей между ними и содержит тактовый генератор (ГТ), делитель частоты (ДЧ) с коэффициентом деления К_д = 17. Частота импульсов на выходе ДЧ F1 равна 29412 Гц.

Счетчик СТ типа К561ИЕ16 предназначен для формирования тактовых импульсов С, сигналов W1, W2, используемых в схеме для получения сигнала управления регистром РГ (К561ИР9) и для формирования двоичного вектора Х.

Счетчик К561ИЕ8 является источником стартовых кодовых комбинаций ST. В приведенном примере стартовой является комбинация 0101, получаемая суммированием сигналов с выходов Q2 и Q4 данного счетчика.

Схема ФМ строится, как и комбинационная, на логических элементах в соответствии с принятой функцией путем объединения данных D и тактовых импульсов С по принципу логической равнозначности или неравнозначности. С выхода ФМ модулированные данные D_m подаются на каналообразующие устройства (КУ).



Рисунок 11.1 - Функциональная схема автомата

Из диаграммы работы автомата запишем функции дополнительных схем, необходимых для обеспечения работы, выбранных интегральных микросхем:

- сброс на 36 номере такта;

- окончание кодовой посылки (3 пробела начиная с 33 номера такта).

Выражение, представляющее сумму последовательного полезного кода со старт - стопными импульсами, определяется функцией 11.1



	(11.1)

В дальнейшем сумма 11.1 и ее инверсное значение подаются на вход фазового манипулятора.

В результате проведённых операций получим схему (рисунок 11.2) управления преобразователем кода (СС, ПП и СИ из структурной схемы). В данной схеме применены технические решения, представленные на рис. 4.1, 5.1, 8.1 и 9.1. На элементах DD30:3 и DD30:4 составлена схема триггера, вырабатывающая сигнал RR, подаваемый на вход R регистра ИР9 после последнего символа сообщения. На элементах DD31:2, DD31:3 и DD34:1 составлена схема управления триггером и получения сигнала R, приводящего автоматическую систему в исходное состояние.



Рисунок 11.2 - Схема управления преобразователем кода



12. Расчет блока питания

В состав блока питания входит трансформатор, на вторичной обмотке которого получаем питание 20 В На выходе моста получаем 28 В. Нам необходимо получить напряжение для питания цифровых микросхем +9 В, а так же ±15 В для питания операционных усилителей. Частота сети 50 Гц.

Выберем токи: значение тока первой нагрузки возьмем из расчета, что нам необходимо питать около 35 микросхем, каждая из которых потребляет ток в пределах 5 мкА, но важно иметь некоторый запас, поэтому примем искомый ток равным 1,7 мА:

Iн1=1,7 мА.

Значения токов Iн2 и Iн3 берем из сведений по паспортным данным операционного усилителя К140УД14, согласно которым номинальное значение тока составляет 0,6 мА, у нас таких усилителей 2, плюс необходим запас, поэтому выберем Iн2=Iн3=12 мА.

Токи стабилитронов приняли равными: Iст1=Iст2= Iст3=10 мА, руководствуясь тем, что для стабилитронов КС515Г и КС190Б ток стабилизации-10 мА.

Выбранная серия микросхем не требует высокой стабильности питающего напряжения. Выбираем параметрический стабилизатор на стабилитроне. Пульсации напряжения не должны превышать 10%.

Произведем расчет цепи положительной полярности. Она состоит из двух ветвей, одна из которых рассчитана на напряжение +9 В, вторая - на напряжение +15 В.

Общее сопротивление цепи:

	(12.1)



Ом

По номинальному ряду выбираем Ом.

Сопротивление конденсатора Сi не должно превышать 10% от общего сопротивления цепи, то есть

	(12.2)

Ом

	(12.3)
	(12.4)

мкФ

По номинальному ряду емкостей выбираем мкФ.

	(12.5)

Ом

Ом

мкФ

По номинальному ряду выбираем мкФ

Произведём расчет для 9В. Для стабилизации напряжения используем стабилитрон: КС516А (напряжение стабилизации (9ч10,5) В; ток стабилизации 3ч32) мА).

Сопротивление ограничивающего резистора:

	(12.6)

Ом

По номинальному ряду сопротивлений выбираем Ом.

Рассчитаем мощность для режима короткого замыкания:

	(12.7)

Вт.

Необходимо взять мощность с запасом, выберем 1 Вт.

Расчет пятнадцати вольтовой цепи проводится аналогично.

Выберем стабилитрон КС515Г (напряжение стабилизации 15В; ток стабилизации 10 мА).Сопротивление ограничивающего резистора , рассчитывается по формуле (12.6)

Ом.

По номинальному ряду сопротивлений выбираем Ом.

Мощность резисторов рассчитываем по формуле (12.7):

Вт.

По номинальному ряду выбираем мощность 2 Вт.

Выбираем номинал фильтрующих конденсаторов С14-С17 равный 0,1мкФ, так как для 35 микросхем требуется не менее 0,01 мкФ.

Полученная схема источника питания изображена на рисунке 12.1.

Рисунок 12.1 - Схема источника питания



13. Характеристика элементной базы

Каждая серия интегральных схем (ИС) имеет определенный набор микросхем различного функционального назначения. Совокупность этих микросхем называют функциональным рядом. В различных сериях существуют микросхемы одинакового функционального назначения, имеющие одинаковую структурную схему, условное обозначение и схему подключения. Однако такие микросхемы имеют отличия в технологии изготовления, различные корпуса и существенные отличия в параметрах. Функциональный ряд ИС наиболее распространенных серий приведен в справочной литературе.

В данном примере подойдут микросхемы любого функционального ряда, однако предпочтительнее ряд КМДШ - логики, например К561. Эта серия выполнена по КМОП технологии и обладает минимальным потреблением тока, следовательно, не требует дополнительного мощного источника питания.

13.1 Микросхема К561ЛА7 (Рисунок 13.1)

выполняет логическую функцию 2И-НЕ. Содержит четыре логических элемента



Рисунок 13.1- Микросхема К561ЛА7

13.2 Микросхема К561ЛА8 (Рисунок 13.2)

выполняет логическую операцию 4И-НЕ. Содержит два логических элемента

Рисунок 13.2- Микросхема К561ЛА8

13.3 Микросхема К561ЛА9 (Рисунок 13.3)

выполняет логическую операцию 3И-НЕ. Содержит три логических элемента

Рисунок 13.3- Микросхема К561ЛА9

13.4 Микросхема К561ЛЕ5 (Рисунок 13.4)

выполняет логическую операцию 2ИЛИ-НЕ. Содержит четыре логических элемента

Рисунок 13.4 - Микросхема К561ЛЕ5

13.5 Микросхема К561ЛЕ10 (Рисунок 13.5)

выполняет логическую функцию 3ИЛИ-НЕ. Содержит три интегральных элемента

Рисунок 13.5- Микросхема К561ЛЕ10

13.6 Микросхема К561ЛИ1

Данная микросхема реализует функцию 9И, также имеется инвертор. Нумерация выводов микросхемы и ее условное обозначение приведены на рисунке 7.6.

Рисунок 13.6 - Микросхема К561ЛИ1

13.7 Микросхема К561ИЕ8 (Рисунок 13.7)

микросхема представляет собой счетчик по модулю 10 с дешифратором. Она выполнена на основе пятикаскадного высокоскоростного счетчика Джонсона и дешифратора, преобразующего двоичный код в сигнал на одном из десяти выводов

Если на входе разрешения счета V присутствует низкий уровень, счетчик осуществляет счет синхронно с положительным фронтом на тактовом входе С. При высоком уровне на входе V действие входа С запрещается и счет останавливается. Сброс счетчика осуществляется подачей высокого уровня на вход R. Счетчик имеет выход переноса Р. Положительный фронт выходного сигнала переноса появляется через 10 импульсов на входе С и используется как входной сигнал для счетчика следующей декады.

Рисунок 13.7(а) - Условное обозначение микросхемы К561ИЕ8

Рисунок 13.7(б) - Временные диаграммы работы микросхемы К561ИЕ8



13.8 Микросхема К561ИЕ10 (Рисунок 13.8)

содержит два независимых четырехразрядных двоичных счетчика с параллельным выходом. Для повышения быстродействия в ИС применен параллельный перенос во все разряды. Подача счетных импульсов может производиться либо в положительной полярности (высоким уровнем) на вход С, либо в отрицательной полярности (низким уровнем) на вход V. В первом случае разрешение счета устанавливается высоким уровнем на входе V, а во втором случае - низким уровнем на входе С

Рисунок 13.8 - Микросхема К561ИЕ10

13.9 Микросхема К561ИE16 (Рисунок 13.9)

содержит четырнадцатиразрядный асинхронный счетчик с последовательным переносом. Сброс счетчика в нуль осуществляется импульсом положительной полярности длительностью не менее 550 нс по входу R. Содержимое счетчика увеличивается по отрицательному перепаду (срезу) импульса по входу С. Максимальная частота входных импульсов при Uн.п.=10 В достигает 4 МГц. Устройство имеет выходы от 1,4...14 разрядов.

Рисунок 13.9 - Микросхема типа К561ИЕ16

13.10 Микросхема К561ИР9 (Рисунок 13.10)

содержит четырехразрядные последовательно-параллельные регистры сдвига. Условное обозначение и цоколевка - приведены на рисунке 13.9. Регистр сдвига типа ИР9 содержит два последовательных входа J и К. Если их соединить вместе, то получим простой D-вход. Высокий уровень на входе P/S (переключатель “параллельный режим ввода - последовательный режим ввода”) определяет режим параллельного ввода информации с входов D0...D3. Параллельная запись осуществляется асинхронно. Если на входе P/S установлен низкий уровень, то установлен режим последовательного ввода со входов J и К и сдвига информации по фронту (положительному перепаду) синхроимпульсов на входе С. Установка всех триггеров регистра в нулевое состояние осуществляется асинхронно высоким уровнем на входе R. С помощью входа Т/С можно устанавливать на выходах Q0...Q3 прямой код (высокий уровень на входе Т/С) или дополнительный код (низкий уровень на входе Т/С).



Рисунок 13.10 - Микросхема типа К561ИР9

13.11 Операционные усилители К140УД14 (Рисунок 13.11)

Прецизионные операционные усилители с малыми входными токами и малой потребляемой мощностью с защитой выхода при коротком замыкании на корпус или на источник питания. Коррекция АЧХ осуществляется внешними цепями коррекции, подключаемыми к выводам 1 и 8. Микросхемы конструктивно оформлены в корпусе типа 301.8-2.

Рисунок 13.10- Операционный усилитель типа К140УД14

Основные параметры при температуре 25±5°С операционных усилителей приведены в таблице 13.1



Таблица 13.1 - Основные параметры операционных усилителей

, В	, В	, мА	, нА	,нА	, мВ	, В	, В		дБ	, МОм	, МГц
+151,5	151,5	0,6	2	0,2	2	13	-13	50000	85	302	0,33

13.12 Спецификация элементной базы

Таблица 13.2 - Спецификация

Обозначение	Наименование	Кол-во
	Конденсаторы
C1	К10-17б П33 15 пФ±10% - В	1
C2	К10-17б П33 33 пФ±10% - В	1
C3	К10-17б Н90 51 нФ±10% - В	1
C4,C5,C7,C9	К10-17-2б Н50 0,1 мкФ±10% - В	4
С6	К10-17б Н90 33 нФ±10% - В	1
С8	К10-17б П33 430 пФ±10% - В	1
С10,С11	К10-14в М47 10 мкФ±5% - В	2
C12	К10-14в М47 22 мкФ±5% - В	1
С13	К10-14в М47 13 мкФ±5% - В	1
С14-С17	К10-17-2б Н50 0,1 мкФ±10% - В	4
	Резисторы
R1,R2	МЛТ-0,25-20 кОм±10% ТУ…	1
R3	МЛТ-0,25-150 кОм±10% ТУ…	1
R4	МЛТ-0,25-18 кОм±10% ТУ…	1
R5	МЛТ-0,25-2 кОм±10% ТУ…	1
R6,R7,R8	МЛТ-0,25-24 кОм±10% ТУ…	3
R9	МЛТ-0,25-51 кОм±10% ТУ…	1
R10, R12	МЛТ-0,25-453 Ом±10% ТУ…	1
R11	МЛТ-0,25-750 Ом±10% ТУ…	1
	Диоды
VD1-VD4	Д248Б	4
	Стабилитроны
VD6, VD7	КС515Г	2
VD5	КС190Б	1
	Микросхемы
DD1, DD2, DD34	К561ЛА7	3
DD3,DD4,DD5,DD9,DD15,DD16 DD20,DD21	К561ЛА8	8
DD10,DD11,DD28	К561ЛА9	3
DD6,DD7,DD8,DD12,DD13,DD14,DD17,DD18, DD19,DD22,DD23,DD24,DD25	К176ЛИ1	13
DD27	К561ИЕ10	1
DD32	К561ИЕ16	1
DD26,DD31	К561ЛЕ5	2
DD30	К561ЛЕ10	1
DD29	К561ИЕ8	1
DD33	К561 ИР9	1
	Транзисторы
VT1	КТ315B	1
VT2	КТ361B	1
	Операционные усилители
DA1, DA2	К140УД14	2
	Кварцевые резонаторы
ZQ1	ГТ 500 кГц	1

Заключение

В данном курсовом проекте была разработана и реализована схема конечного автомата, для передачи кодированного, после предварительной минимизации ,сообщения ШЕВЕЛИЛО ЕКАТЕРИНА АЛЕКСАНДРОВНА. Для реализации выходных функций использовались микросхемы серии К56. Скорость передачи сообщения в канал составляет от 1760 до 1840 бит/с, исходя из чего, была реализована схема делителя с К_д=17 при задающем генераторе 500 кГц. Сообщение в канал передается непрерывно и циклически, т.е. 32 символа сообщения начиная с “пробела” и три “пробела” после сообщения, для предупреждения о конце сообщения. На 36 такте происходит схемный сброс и сообщение повторяется. Для питания данной схемы был рассчитан блок питания. В результате выполнения данной курсовой работы был получен бесценный опыт проектирования цифровых устройств; получены новые знания в области цифровой схемотехнике и закреплены имеющиеся по разделам курса теоретических основ железнодорожной автоматики, телемеханики и связи. Так же, стоит отметить, что некоторые пункты курсового проекта невозможно было бы выполнить без успешно изученного в прошлом семестре курса теории дискретных устройств.



Библиографический список

1. С. В. Гришечко, Ю. И. Слюзов, С. А. Сушков. Синтез автоматической системы передачи кодированных сигналов. Омск 2010.

2. Полупроводниковые приборы: Диоды, тиристоры, оптоэлектронные приборы. Справочник / А. В. Баюков, А. Б. Гитцевич, А. А. Зайцев и др.; Под ред. Н. Н. Горюнова. М.: Энергоиздат, 1982. 744 с., ил.

3. Бирюков С. А. Цифровые устройства на МОП интегральных микросхемах. Москва. 1990.

4. Стандарт предприятия ОмГУПС-1.2-05

5. С. А. Сушков, Ю. И. Слюзов. Теоретические основы железнодорожной автоматики телемеханики и связи. Курсовое проектирование. Омск 2002. Электронное пособие.

Размещено на Allbest.ru