Микропроцессорная система управления семисегментным одноразрядным индикатором

Размещено на http://www.allbest.ru/

ТЕХНИЧЕСКОЕ ЗАДАНИЕ НА КУРСОВОЕ ПРОЕКТИРОВАНИЕ

схема микропроцессорный семисегментный сигнал

Микропроцессорная система управления семисегментным одноразрядным индикатором. Последовательный вывод на него сигналов со временем цикла 5 секунд.

Номер студента в групповом журнале - 19

Микропроцессор - КР580ВМ80А.

Команда, реализующая прерывание - RST2

Реализация системного контроллера КР580 ИР82, ИС малой степени интеграции

Реализация генератора синхроимпульсов - БИС КР580 ГФ24

Реализация ОЗУ и ПЗУ - КМ132 РУ5, К573 РФ2, КР537 РУ13.

РАСЧЕТНАЯ ЧАСТЬ: расчет необходимой емкости ОЗУ и ПЗУ;

Объем расчетно-пояснительной записки 30...35 листов формата А4.

ГРАФИЧЕСКАЯ ЧАСТЬ: схема Э2 формата А1, структурная схема Э1 формата А4.

Срок сдачи курсового проекта: январь 2016 года

1.ФУНКЦИОНАЛЬНАЯ СТРУКТУРНАЯ СХЕМА МПС

Согласно техническому заданию нам необходимо вывести сигнал на семисегментный индикатор с задержкой. Для подачи сигнала на индикатор необходимо преобразовать сигнал из двоичного в десятичный. Для этого пропускаем сигнал через буфер регистра и подаем на микросхему К555ИД118. Для задержки сигнала и его смене используем последовательно соединенные счетчики.

Для выполнения задания необходимо разработать структурную схему МПС. Она включает в себя процессор, Системный контроллер, генератор синхроимпульсов, ОЗУ И ПЗУ и другие элементы.

2. ОПИСАНИЕ ОСНОВНЫХ ЭЛЕМЕНТОВ СИСТЕМЫ

2.1 Микропроцессорный модуль

Микропроцессорный модуль (МПМ) является основной частью МПС и управляет всеми остальными ее блоками. МПМ содержит:

· микропроцессор КР580ВМ80А;

· системный контроллер;

· генератор синхроимпульсов;

· формирователь сигнала сброса;

· буфер адреса.

Рисунок 2.1 Обобщенная структура микропроцессорного модуля МПС.

Все микросхемы, входящие в состав комплекта КР580, выполнены по nМДП технологии, однако входные и выходные сигналы соответствуют уровням логических схем ТТЛ-технологии. Это упрощает переходы между микросхемами серии КР580 и микросхемами ТТЛ-технологии любых серий. Следовательно, не возникает трудностей, если при построении микропроцессорной системы используются также некоторые микросхемы ТТЛ-технологии, имеющие широкое применение. Микросхемы комплекта КР580 характеризуются следующими параметрами:

- температурный диапазон: -10...+70 градусов по Цельсию;

- потребляемая мощность: 0,7 Вт;

- напряжение питания: КР580ВМ80А +5В, +12В, -5В, остальные БИС +5В;

- допустимое отклонение напряжения: +5%, -5%;

- нагрузочная способность каждого элемента БИС - один вход элемента ТТЛ;

- время спада и нарастания входных напряжений на выводах БИС: 30нс.

Порт ввода/вывода. В нашем случае в место порта ввода и вывода, мы используем регистр КР580ИР82, о котором было сказано выше. Работа устройства, структурная схема происходит следующий последовательности. Адрес очередного канала указывается в трех младших разрядах данных, выдаваемых из МП на шину данных. С шины данных адрес принимается устройством вывода УВ1, откуда он поступает на адресные входы коммутатора. Сигнал выбранного канала передается на вход АЦП. После окончания преобразования АЦП выдает сигнал готовности Г=1, который устройством ввода УВв2 передается на шину данных, откуда принимается микропроцессором. После этого микропроцессор через УВв1 принимает значение выборки сигнала представленное в цифровой форме. Принятые данные микропроцессор передает в ОП.

2.1.1 Микропроцессор КР580ВМ80А

Основные характеристики этого микропроцессора следующие:

1. Разрядность - 8 бит (1 Байт).

2. Максимальная тактовая частота - 2,5МГц, что соответствует быстродействию - 625000 опер./сек.

3. Объём адресуемой памяти 65536 байт. Разрядность шины адреса - 16 бит.

4. Технология изготовления - nМОП.

БИС микропроцессора выпускается в прямоугольном корпусе с 40 выводами с двухсторонним расположением выводов (типа DIP). На кристалле расположено 5000 транзисторов.

5. Система команд - 78 базовых команд или 244 кода.

6. Число подключаемых устройств ввода - вывода (УВВ) - 256.

7. Потребляемая мощность - 750мВт.

8. Уровни сигналов входов и выходов микропроцессора (за исключением входов тактовой частоты) соответствуют стандартным ТТЛ уровням.

9. Выходы микропроцессора являются маломощными и могут быть нагружены только одним стандартным ТТЛ входом.

10. Шина данных и шина управления совмещены.

Этот микропроцессор не обладает готовой шиной управления, эта шина организуется с помощью дополнительной внешней схемы, называемой системным контроллером, которая использует байт состояния и управляющие сигналы.

Управляющая память недоступна пользователю, в ней уже в

процессе изготовления БИС записываются микропрограммы операций. Таким образом, предусматривается использование некоторой фиксированной системы команд, в которую пользователь не может внести изменений. В связи с этим данный микропроцессор относится к числу немикропрограммируемых.

Выполнение каждой команды производится микропроцессором в строго определенной последовательности действий, которая определяется кодом команды и синхронизируется сигналами С1 и С2 тактового генератора. Цикл команды - это время выполнения команды. За это время: команда выбирается из памяти, дешифрируется код команды, формируются управляющие сигналы для выполнения команды, завершается воздействие управляющих сигналов. Цикл команды разбивается на машинные циклы - это время, требуемое для обращения к памяти или к устройствам ввода - вывода. Цикл команды состоит из стольких машинных циклов, сколько обращений к памяти или к УВВ потребуется для выполнения этой команды. Команды этого микропроцессора могут содержать от 1 до 5 машинных циклов. В свою очередь каждый машинный цикл состоит из тактов - наименьший промежуток времени, необходимый для выполнения одного элементарного действия в микропроцессоре. Такт равен 1 периоду тактовых импульсов тактового генератора. Машинный цикл может состоять от 3 до 5 тактов. Первые три такта требуются для организации обмена с памятью, а второй и третий такты - для выполнения внутренних операций в микропроцессоре. Отсчет тактов ведется от положительных фронтов импульсной последовательности С1. При выполнении любой команды сначала считывается первый байт команды из памяти. Простые команды выполняются за один машинный цикл; сложные команды - за 5 машинных циклов с восемнадцатью тактами. Для формирования управляющих сигналов искусственно мультиплексируют шину данных, то есть в начале каждого машинного цикла на шину данных микропроцессор выставляет 8 управляющих сигналов, называемых байтом состояния. Байт состояния указывает, какой из машинных циклов выполняется в текущий момент, то есть к какому из внешних устройств происходит обращение. Байт состояния выставляется на шину данных по переднему фронту сигнала С2 в первом такте и снимается с шины данных по переднему фронту С2 во втором такте. Для того, чтобы показать, что идет процесс передачи байта состояния, используется выход SYNC микропроцессора: при выводе байта состояния на выходе SYNC =1. Сигнал SYNC=1 позволяет выделить байт состояния из информации передаваемой по шине данных. Байт состояния выдаётся на шину данных в интервале SYNC=1, а используется на протяжении всего машинного цикла. Поэтому байт состояния запоминается в специальном регистре слово состояния. Запись производится с использованием сигналов SYNC =1 и С2=1. Дешифратор преобразует байт состояния в требуемые для текущего машинного цикла системные управляющие сигналы. При формировании этих управляющих сигналов для согласования блоков МПС по временным характеристикам используются выходные сигналы микропроцессора DBIN и WR. Регистр слова состояния и дешифратор, обеспечивающие формирование системных управляющих сигналов, называются системным контроллером.

Рисунок 2.2 Условное графическое обозначение микропроцессора

Назначение выводов микропроцессора

D0 - D8 - двунаправленная 8-разрядная шина данных, которая выполняет: передачу управляющего слова; обмен данными между регистрами микропроцессора и блоками МПС.

A0-A15 - направленная от микропроцессора 16 - разрядная шина, которая выполняет: передачу адреса ячейки памяти при обращении памяти; передачу адреса внешнего устройства. В этом случае 8-разрядныйадрес УВВ появляется на выводах А0 - А7 и дублируются на линиях А8 - А15.

Сигналы управления шиной данных.

DBIN - выходной сигнал “Прием”. Если DBIN=1, то шина данных настроена на прием данных в микропроцессор из памяти или УВВ. Если DBIN=0, то шина данных настроена на вывод информации из микропроцессора.

WR-выходной сигнал “Выдача данных”. Если WR=0, то микропроцессор зафиксировал на шине данных 8-разрядный код, который должен быть воспринят памятью или УВВ.

Сигналы управления вводом-выводом

RDY (READY) - входной сигнал “Готовность” от УВВ или памяти. Если READY=1, то УВВ или память готовы к обмену данными с микропроцессором. Если READY=0, то УВВ или память не готовы к обмену данными с микропроцессором. В этом случае микропроцессор входит в режим “Ожидание”.

WI (WAIT) - выходной сигнал “Ожидание”. Если WAIT=1, то микропроцессор находится в режиме “Ожидание”.

INT - входной сигнал “Запрос прерывания” от УВВ. Если INT=1, следовательно, одному из УВВ требуется обслуживание.

INTE - выходной сигнал “Разрешения прерывания”. Этот сигнал информирует УВВ о возможности или невозможности обслуживания микропроцессором запросов на прерывание. Если INTE=1, то прерывания разрешены. Если INTE=0, то прерывания запрещены.

HLD (HOLD) - входной сигнал “Запрос захвата шин” от УВВ. Если HOLD=1, значит, одно из УВВ требует обмена по прямому доступу к памяти.

HLDA - выходной сигнал “Подтверждение захвата шин”. Если HLDA=1, то микропроцессор отключился от системных шин и “отдал” их в распоряжение УВВ и памяти.

Сигналы синхронизации.

С1,С2 - входные сигналы от тактового генератора.

SYN - выходной сигнал “Синхронизация”. Если SYN=1, то на шину данных микропроцессор выставил восемь управляющих сигналов.

SR (RESET) - входной сигнал “Сброс”. Сигнал начальной установки микропроцессора. Если RESET=1 в течение 3 - 4 периодов тактовой частоты, то микропроцессор прекращает свою работу, обнуляет счетчик команд и бездействует. Как только RESET=0, микропроцессор начинает выполнять команду, записанную по адресу 0000Н.

Так как выходы микропроцессора могут быть нагружены только на один ТТЛ-вход, то для согласования шин микропроцессора с памятью и внешними устройствами необходимы шинные формирователи. В этой МПС в качестве шинного формирователя шины адреса используются буферные регистры КР580ИР82. Шина адреса имеет 16 разрядов, и так как этот регистр имеет 8 разрядов, для построения буфера потребуется две микросхемы. Одна микросхема формирует буфер для разрядов шины адреса А0 - А7, а другая - А8 - А15. Для записи в регистр информации необходимо подать логическую единицу на вход строба записи STB. Чтобы этот регистр постоянно передавал данные с выходной шины микропроцессора на внешнюю шину, на вход STB необходимо постоянно подавать высокий уровень. С этой целью вход STB подключается к +5В.

2.1.2 Системный контроллер

Системный контроллер реализуется на регистре КР580ИР82, микросхеме АП6 (шинный формирователь) и ИС малой степени интеграции.

Схема выполняет функцию системного контроллера и шинного формирователя, осуществляет формирование управляющих сигналов обращения к ОЗУ или к устройствам ввода/вывода (УВВ) и обеспечивает прием и передачу 8-разрядной информации между шиной данных микропроцессора и системной шиной. Микросхемы DD6-DD9 используются в системном контроллере в качестве регистра состояния. Микросхемы DD5, DD13 используются в качестве шинного формирователя. (см. Приложение В)



Рисунок 2.3 - Реализация системного контроллера.

Также системный контроллер реализуется с помощью микросхем ЛИ1(DD10.1-10.4, DD11.1), ЛН1(DD1.2), ЛЕ1(DD12.4).

Рисунок 2.4 Реализация системного контроллера

Микросхема КР580ИР82 представляет собой 8-разрядный буферный регистр, предназначенный для ввода и вывода информации со стробированием. Данная микросхема имеет восемь триггеров D-типа и восемь выходных буферов, имеющих на выходе состояние “Выключено”. Управление передачей информации осуществляется с помощью сигнала STB “Строб”.



Рисунок 2.5 - Условное графическое обозначение регистра КР580ИР82

Рисунок 2.6 - Структурная схема регистра КР580ИР82

Назначение выводов БИС КР580ИР82

DI0 - DI7- информационные входы. Подключаются к выходам микропроцессора D0 - D7.

DO0 - DO7 - информационные выходы. Подключаются к ИС малой степени интеграции.

OE - входной сигнал “Разрешение выхода”. Если OE=0, то информационные выходы переключаются в высокоимпедансное состояние.

STB - входной сигнал “Строб записи”. Если STB=1, то в регистр записываются данные с информационных входов D0 - D7.

Микросхема К155ЛИ1 выполняет логическую функцию И. В одном корпусе размещено четыре логических элемента, которые работают независимо один от другого, хотя имеют единую шину питания, соединенную с выводом 14, и общую шину -- вывод 7. К этим двум выводам микросхемы подключается источник питания. Каждый логический элемент имеет два входа и один выход. Номера входов и выходов на условном графическом обозначении и электрической схеме микросхемы соответствуют номерам выводов на его корпусе.

Рисунок 2.7 Микросхема К155ЛИ1

Назначение выводов; 1 и 2, 4 и 5, 9 и 10, 12 и 13 -- соответственно входы первого -- четвертого логических элементов, а 3, 6, 8 и 11 -- их выходы. Логическое соответствие входных и выходных сигналов одного логического элемента микросхемы на входах 1, 2 и выходе 3 следующее: 00-0, 01-0, 10-0, 11-1.

Микросхема К561ЛН1 - это шесть логических элементов НЕ (инверторов) с блокировкой и запретом. Каждый элемент по сути является элементом 2ИЛИ-НЕ. Один из входов каждого элемента объединён на вывод 12 (E1) и является по сути разрешением по входу. Если на нём низкий уровень, то входы всех шести элементов функционируют. Если на выводе 12 будет высокий уровень, все элементы будут заблокированы и на их выходах будет низкий уровень независимо от уровня на входах.

Рисунок 2.8 Микросхема К561ЛН1

Назначение выводов: 1,3,5,9,11,13 -- входы; 2,4,6,8,10,12 -- выходы; 7 -- общий; 14 -- напряжение питания.

Микросхема К155ЛЕ1 представляет собой четыре логических элемента 2ИЛИ-НЕ.

Рисунок 2.9 Микросхема К155ЛЕ1

Назначение выводов: 1,4,10,13 - выходы; 2,3,5,8,9,11,12 - входы; 7 - общий; 14 - напряжение питания;

2.1.3 Генератор синхроимпульсов КР580ГФ24

Работа микропроцессора синхронизируется двумя неперекрывающимися последовательностями сигналов С1 и С2. Эти сигналы формирует тактовый генератор КР580ГФ28. К выводам микросхемы X1 и X2 подключается кварцевый резонатор с частотой, в 9 раз более высокой, чем частота следования тактовых импульсов С1 и С2. На выводы С1 и С2 выдаются требуемые для работы микропроцессора высоковольтные последовательности тактовых импульсов. На специальный вывод подаётся последовательность тактовых импульсов С2 с уровнями, характерными для микросхем ТТЛ. С помощью сигнала SYNK на вывод STSTB передаются импульсы С1, соответствующие началу каждого второго периода циклов работы микропроцессора. Кроме того, предусмотрены вход и выход сигнала сброса, вход и выход сигнала готовности.

Рисунок 2.10 - Условное графическое обозначение БИС КР580ГФ24

Назначение выводов БИС КР580ГФ24

X1, X2 - подключается кварцевый резонатор.

С1, С2 - сформированные последовательности импульсов.

RDIN - входной сигнал “Готовность”

SYNC - входной сигнал “Строб управляющего слова”

RESIN - входной сигнал “Сброс”

С - последовательность импульсов С2 с ТТЛ-уровнями.

READY- выходной сигнал “Готовность”

RESET - выходной сигнал “Сброс”

STR - выходной сигнал “Строб записи слова состояния в регистр состояния”.

2.2 ПЗУ

ИС К573РФ2 - перепрограммируемое ПЗУ с УФ-стиранием информации, с длительным временем хранения информации при включенном и отключенном питании (при включенном 25000; при отключенном 100000 часов), не менее 100 циклов перезаписи. Информационная емкость 2К 8-разрядных слов (16 Кбит). Запись в ПЗУ сложна и занимает много времени, поэтому этот тип памяти применяется в тех случаях, когда не требуется изменять записанную однажды информацию. Так как программа, реализующая алгоритм работы МПС занимает 325 байтов, то используется одна микросхема данного типа.

Рисунок 2.11 Микросхема К573РФ2

Назначение выводов К573РФ2

A0 - A11 - адресные входы

DO0 - DO7 - информационные выходы

CS - выбор микросхемы

Назначение выводов БИС КМ132РУ5

A0 - A11 - адресные входы

DI/DO - информационные вход/выход

CS - выбор микросхемы

WR/RD - входной сигнал “Запись/чтение”. Если WR/RD=1,

то чтение, если WR/RD=0, то запись.

2.3 ОЗУ

Микросхема К132РУ5 представляет собой статическое оперативное запоминающее устройство со схемами управления. Информационная ёмкость 4096 бит. ОЗУ используется для хранения данных, изменяющихся в процессе работы системы. Блок ОЗУ построен на основе 8 микросхем К132РУ5 (4096 слов*1 разряд).

Рисунок 2.12 Микросхема К132РУ5

Микросхема К555ИД18

Микросхема К555ИД18 (рис. 120) - преобразователь двоично-десятичного кода 1-2-4-8 в сигналы управления семисегментным индикатором, имеет выходы с открытым коллектором и предназначена для управления полупроводниковыми индикаторами с общим анодом, которые подключаются к выходам микросхемы через ограничительные резисторы (рис. 121). Особенность микросхемы - возможность гашения левых незначащих нулей при индикации многоразрядных чисел и возможность одновременного включения всех сегментов индикатора для контроля его исправности.

Для обеспечения указанных режимов используют два входа - Е0 и К и двунаправленный вывод Е.

Обычный режим преобразования входного кода осуществляется при подаче на входы Е0 и К лог. 1, вывод Е можно при этом оставить свободным - в состав микросхемы входит резистор (сопротивлением около 5 кОм), включенный между выводом Е и цепью +5 В.

Семисегментный одноразрядный индикатор АМС338А

Концепция и внешний вид

Обозначение сегментов индикатора

Семисегментный индикатор состоит из семи элементов индикации (сегментов), включающихся и выключающихся по отдельности. Включая их в разных комбинациях, из них можно составить упрощённые изображения арабских цифр.

Цифры 6, 7 и 9 имеют по два разных представления на семисегментном индикаторе.

Сегменты обозначаются буквами от A до G; восьмой сегмент -- десятичная точка, имеющая название DP (digital point), предназначенная для отображения дробных чисел.

Схема задержки в виде каскада счетчиков

ИЕ21 = (593) - 8-разрядный счетчик с входным регистром и двунаправленной шиной ввода/вывода

ИЕ21 представляет из себя 8-разрядный параллельный регистр, который может перезаписываться в 8-разрядный двоичный асинхронный счетчик, выходы которого могут быть переданы на шину ввода/вывода с тремя состояниями. Как регистр, так и счетчик имеют индивидуальные входы тактирования с активным положительным переходом (для регистра -RCKEN, а для счетчика CCKEN и -CCKEN). Счетчик имеет функции непосредственной загрузки и сброса. Когда счетчик достигнет своего максимального значения (255), на выходе -RCO появится низкий потенциал (L). Для каскадирования двух счетчиков нужно соединить выход -RCO первой ступени с входом CCK второй ступени. 

Ft=2мГц

256*0,5µс=128 µс (задержка одного счетчика)

0,128мс*256=32,768 мс (два счетчика каскадом)

Третий счетчик каскадом:

8 выход:32,768*128=4,194 с

4 выход: 0,524 с

3 выход: 0,262 с

Итого: 4,98 секунды

3. СИНТЕЗ ЭЛЕКТРИЧЕСКОЙ ФУНКЦИОНАЛЬНОЙ СХЕМЫ

При включении микропроцессорной системы, происходит начальная установка микропроцессора, в течение 3-4 тактов. После чего начинает выполняться моделирующая программа. Во время выполнения программы, процессор можно сбросить в исходное состояние, путем включения кнопочного переключателя SA1.

Обмен информации производится, в соответствии с заданием, по общей шине. Микропроцессор КР580ВМ80А выполняет команды, описанные в таблице:

Таблица 3.1 команды КР580ВМ80А

Обмен информации производится, в соответствии с заданием, по общей шине.

Для управления работой МПС системный контроллер вырабатывает управляющие сигналы: MEMR, MEMW, IOR, IOW. С помощью сигналов MEMR и MEMW организуется обращение к запоминающим устройствам: ПЗУ и ОЗУ, а с помощью сигналов IOR и IOW - к устройствам ввода-вывода.

ПЗУ в данной работе организовано на одной микросхеме К573РФ2. Для организации ОЗУ используются восемь микросхем К132РУ5.

Вывод сигнала на индикатор идет через шину данных.

Схема задержки подает сигнал на шину данных через шину адреса.

4. ЗАПИСЬ ДАННЫХ В ПАМЯТЬ

Запись данных в память или ВУ происходит следующим образом:

1. На такте Т1 содержимое регистра адреса МП выдаётся на ША, а на ШД выдаётся слово состояния.

2. На такте Т2 на ШД выдаются данные для записи в память.

3. На такте Т3 формируется сигнал, по которому происходит запись данных в память или ВУ.

Рисунок 4.1 Временная диаграмма записи данных в память

5. ПРОГРАММА ВЫВОДА СИГНАЛА НА ИНДИКАТОР

Таблица соответствия кодов числа, записываемого в регистр сегментов дисплея, высвечиваемым цифрам и буквам.



Блок-схема программы

ЗАКЛЮЧЕНИЕ

В процессе выполнения курсового проекта, была спроектирована схема микропроцессорной системы управления одноразрядным семисегментным индикатором. В пояснительной записке представлен подробный синтез структурной и принципиальной схемы.

Составлен алгоритм работы МПС, разработана программа обеспечивающая выполнение заданного алгоритма, также была распределена область памяти под ОЗУ и ПЗУ. Проведена организация оперативной и постоянной памяти.

Был оформлен чертеж микропроцессорной системы в виде электрической принципиальной схемы.

Данный проект может быть использован для создания микроконтроллера автоматизированного управления удаленным объектом.

СПИСОК ИСПОЛЬЗУЕМОЙ ЛИТЕРАТУРЫ

1. Угрюмов Е. П. Цифровая схемотехника: [учебное пособие для студентов выс-ших учебных заведений, обучающихся по направлению подготовки 230100 "Информатика и вычислительная техника"] / Е. П. Угрюмов - Санкт-Петербург: БХВ-Петербург, 2010 - 797 с.

2. Безуглов Д. А. Цифровые устройства и микропроцессоры: [учебное пособие для студентов вузов направления 210300(654200) "Радиотехника"] / Д. А. Безуглов, И. В. Калиенко - Ростов-н/Д: Феникс, 2006 - 480 с. 3. Мкропроцессоры. В 3-х кн. Кн.1. Архитектура и проектирование микро-ЭВМ. Организация вычислительных процессов. Учебник для ВТУЗов. /П.В. Нестеров, В.Ф. Шаньгин, В.Л. Горбунов и др. Под ред. Л.Н. Преснухина. -М.: Высш. шк., 1986, -495с.

4. Левенталь Л., Сэйвилл У. Программирование на языке Ассемблера для микропроцессоров 8080 и 8085. Пер. с англ. -М.: Радио и связь, 1987, 448с.

5. Гуртовцев А.Л., Гудыменко С.В. Программы для микропроцессоров.: Справочное пособие. -Мн.: Высш. шк. ,1989, -352с.

6. Домнин С.Б. и др. Средства комплексной отладки микропроцессорных устройств. /С.Б. Домнин, Е.А. Иванов, Л.Л. Муренко. Под ред. В.Г. Домрачева. -М.: Энергоатомиздат, 1988, -145с.

7. Бирюков С.А. Применение цифровых микросхем серий ТТЛ и КМОП. - М.: ДМК, 2000. - 240 с.

8. Сташин В.В., Урусов А.В., Мологонцева О.Ф. Проектирование цифровых устройств на однокристальных микроконтроллерах. - М.: Энергоатомиздат, 1990. - 224 с.

10. Боборыкин А.В., Липовецкий Г.П., Литвинский Г.В. и др. Однокристальные микроЭВМ: Справочник. - М.: БИНОМ, 1994. - 400 с.

11. Гуртовцев А.Л., Гудыменко С.В. Программы для микропроцессоров: Справ. пособие. - Минск: Вышэйш. шк., 1989. - 352 с.

12. Калабеков Б.А., Мамзелев И.А. Цифровые устройства и микропроцессорные системы: Учебник для техникумов связи. - М.: Радио и связь, 1987. - 400 с.

13. Микропроцессоры и микроЭВМ в системах автоматического управления: Справочник/ С.Т.Хвощ, Н.Н.Варлинский, Е.А.Попов; Под общ. ред. С.Т.Хвоща. - Л.: Машиностроение, 1987. - 640 с.

14. Липовецкий Г.П., Литвинский Г.В., Оксинь О.Н. и др. Однокристальные микроЭВМ. Семейство МК48. Семейство МК51. Техническое описание и руководство по применению. - М.: БИНОМ, 1992. - 340 с.

Размещено на Allbest.ru