Комбінаційні схеми середнього ступеня інтеграції

Размещено на http://www.allbest.ru/

Комбінаційні схеми середнього ступеня інтеграції

Комбінаційні схеми

Комбінаційною схемою називається логічна схема, яка реалізовує однозначну відповідність між значеннями вхідних і вихідних сигналів. Для реалізації комбінаційних схем використовуються логічні елементи, які випускаються у вигляді інтегральних схем (ІС) дешифраторів, шифраторів, мультиплексорів, демультиплексорів, суматорів та інше.

Арифметичні суматори

Арифметичним суматором називається комбінаційна схема, яка призначена для додавання двох однорозрядних двійкових чисел.

Арифметичні суматори являються складовими частинами так званих арифметико-логічних пристроїв (АЛП) мікропроцесорів (МП), де вони використовуються як для сумування двійкових чисел, так і для формування фізичної адреси комірки пам'яті.

На практиці використовуються суматори двох типів: напівсуматори і повні суматори.

Двійковий напівсуматор

Размещено на http://www.allbest.ru/

Двійковий напівсуматор виконує додавання двох однорозрядних двійкових чисел. Він має два входи для доданків: А і В і два виходи: суми ( ) і переносу (С_о - Carry Out - перенос). Таблицю функціонування наведено в табл. 1.

Размещено на http://www.allbest.ru/

Сумування здійснюється за допомогою логічної операції додавання за модулем два (=АВ), а перенос за допомогою логічної операції кон'юнкції (С_о=АВ).

Логічну схему напівсуматора наведено на рис. 1

Повний двійковий суматор

Размещено на http://www.allbest.ru/

Повний двійковий суматор виконує додавання трьох однорозрядних двійкових чисел. Він має три входи: для двох доданків А, В і розряду переносу С_і (Carry In) і два виходи: суми ( ) і переносу (С_о - Carry Out ). Таблицю функціонування наведено в табл. 2.

Сумування та перенос здійснюються за допомогою логічних виразів:

;

.

Логічну схему повного однорозрядного двійкового суматора в базисі “І-АБО-НЕ” наведено на рис. 2. На рис. 3 наведено схему повного суматора, реалізованого на двох напівсуматорах і одному елементі “АБО”.

Як приклад, на рис.4 наведено схему діючої моделі чотирирозрядного двійкового суматора, реалізованого за допомогою пакету EWB.

Додавання десяткових чисел в -коді

Для визначення формальних правил порозрядного додавання чисел, поданих в -коді, розглянемо деякі особливості, що мають місце при додаванні в цьому коді.

1. Наявність дозволених і заборонених комбінацій. Поява забороненої тетради при виконанні дії додавання свідчить про необхідність коригування результату.

1. При додаванні тетрад може трапитись потетрадний перенос, що теж вимагає корегування результату.

Виходячи з цього, модна сформулювати наступне правило потетрадного додавання чисел в -коді:

Якщо при потетрадному додаванні перенесення в сусідню старшу тетраду не виникає, тобто , де - тетради -коду, а - одиниця переносу з молодшої тетради, то результат сумування не потребує корегування.

Коригування результату потетрадного додавання шляхом додавання поправки 0110 потрібно у випадку, якщо:

а) виникає потетрадне перенесення в старшу тетраду, тобто ;

б) виникає заборонена комбінація (1010 - 10, 1011 - 11, 1100 - 12, 1101 - 13, 1110 - 14, 1111 - 15).

Як приклад знайдемо суму чисел 9 і 7. У даному випадку , , , тому величина . В одержаній сумі повна тетрада задовольняє умову , але є одиниця переносу у старшу тетраду, тому результат потребує корегування 1 0000+0110=1 0110. Таким чином, результатом додавання є десяткове число 16.

На рис.5 наведено схему діючої моделі однорозрядного десяткового суматора для -коду.

схема логічний суматор кодування

Размещено на Allbest.ru