Размещено на http://www.allbest.ru/

Министерство образования и науки Российской Федерации

Федеральное государственное бюджетное образовательное учреждение высшего образования

Московский государственный университет технологий и

управления имени К.Г. Разумовского

(Первый казачий университет)

Сибирский казачий институт технологий и управления (филиал)

ФГБОУ ВО «МГУТУ имени К.Г. Разумовского

(Первый казачий университет)»

КОНТРОЛЬНАЯ РАБОТА

по дисциплине: Схемотехника автоматизированных систем

выполнил: Брызгалов Алексей Алексеевич

преподаватель: Скрипник М.А.

Омск-2018 г.

Содержание

1. Характеристики интерфейса

2. Протокол одноуровневой процедуры прерывания

3. Структурная схема двухканального модуля адаптивного управления (адресный обмен)

4. Уровень стартового бита

5. Назначение магистрального последовательного интерфейса

6. Схема формирования и расчет задержки, выполненной на логических элементах

1. Характеристики интерфейса

интерфейс протокол модуль бит

Под интерфейсом (или сопряжением) понимают совокупность схемотехнических средств, обеспечивающих непосредственное взаимодействие составных элементов информационных систем. К основным характеристикам интерфейса относятся следующие:

- функциональное назначение;

- структура или тип организации связей;

- принцип обмена информацией;

- способ обмена данными;

- режим обмена данными;

- номенклатура шин и сигналов;

- количество линий;

- количество линий для передачи данных;

- количество адресов;

- количество команд;

- быстродействие;

- длина линий связи;

- число подключаемых устройств;

- тип линии связи.

Для интерфейсов основным параметром является пропускная способность. Технический прогресс приводит к неуклонному росту объемов передаваемой информации. Если раньше матричные принтеры, печатающие в символьном режиме, могли обходиться и СОМ-портом с невысокой пропускной способностью, то современным лазерным принтерам при высоком разрешении не хватает и производительности самых быстрых LPT-портов. А передача «живого» видео, даже с применением компрессии, требует немыслимой ранее пропускной способности.

При одинаковых быстродействии приемопередающих цепей и пропускной способности соединительных линий по скорости передачи параллельный интерфейс должен превосходить последовательный. Однако повышение производительности за счет увеличения тактовой частоты передачи данных упирается в волновые свойства соединительных кабелей.

В случае параллельного интерфейса начинают сказываться задержки сигналов при их прохождении по линиям кабеля, и, что самое неприятное, задержки в разных линиях интерфейса могут быть различными вследствие неидентичности проводов и контактов разъемов. Для надежной передачи данных временные диаграммы обмена строятся с учетом возможного разброса времени прохождения сигналов, что является одним из факторов, сдерживающих рост пропускной способности параллельных интерфейсов.

В последовательных интерфейсах, конечно же, есть свои проблемы повышения производительности, но, поскольку в них используется меньшее число линий (в пределе - одна), повышение пропускной способности линий связи обходится дешевле.

Другим немаловажным параметром интерфейса является допустимое удаление соединяемых устройств. Оно ограничивается как частотными свойствами кабелей, так и помехозащищенностью интерфейсов. Часть помех возникает от соседних линий интерфейса - это перекрестные помехи, защитой от которых может быть применение витых пар проводов для каждой линии. Другая часть помех вызывается искажением уровней сигналов. Для параллельного интерфейса допустимое удаление соединяемых устройств не более 10 метров, а для последовательного интерфейса RS - 232 - 15м, для RS - 485 до 1200м.

Важным свойством интерфейса, на которое часто не обращают внимания, является гальваническая развязка. «Схемные земли» устройств, соединяемых интерфейсом с СОМ- или LPT-портом PC, оказываются связанными со схемной землей компьютера (а через интерфейсный кабель и между собой). Если между ними до подключения интерфейса была разность потенциалов, то по общему проводу интерфейса потечет уравнивающий ток, что плохо по целому ряду причин. Падение напряжения на общем проводе, вызванное протеканием этого тока, приводит к смещению уровней сигналов, а протекание переменного тока приводит к сложению полезного сигнала с переменной составляющей помехи.

К этим помехам особенно чувствительны ТТЛ- интерфейсы; в то же время в RS-232C смещение и помеху в пределах 2 В поглотит зона нечувствительности. В случае обрыва общего провода или плохого контакта, а гораздо чаще - при подключении и отключении интерфейсов без выключения питания устройств разность потенциалов прикладывается к сигнальным цепям, а протекание уравнивающих токов через них часто приводит к пиротехническим эффектам.

2. Протокол одноуровневой процедуры прерывания

Прерывания представляют собой механизм, который позволяет микроконтроллеру реагировать на внешние события. Этот механизм работает таким образом, что при наступлении некоторого события в процессоре возникает сигнал, заставляющий процессор прервать выполнение текущей программы, т.е. говорят, что возникло прерывание. После того как выполнение текущей программы прервано, процессор должен перейти к выполнению программной процедуры, связанной с этим событием (прерыванием) - процедуры обработки прерывания.

Однако прежде чем перейти непосредственно к процедуре обработки прерывания, процессор должен выполнить ряд предварительных действий. Прежде всего, для того чтобы в будущем он смог корректно продолжить прерванную программу, необходимо сохранить состояние процессора (счетчик команд, слово состояния процессора, внутренние регистры и т.д.) на момент, предшествующий прерыванию. Другими словами, требуется сохранить состояния всех тех ресурсов, которые так или иначе могут быть изменены в процессе обработки прерывания.

Далее, если в системе имеется несколько возможных источников прерываний (а обычно так и бывает), процессор должен определить источник запроса прерываний. И, наконец, затем перейти к самой процедуре прерываний, конкретной для данного прерывания. По завершению обработки прерывания процессор должен восстановить состояние ресурсов, соответствующее прерванной программе, после чего она может быть продолжена. Следует отметить, что для сохранения всех требуемых ресурсов, поиска источника прерывания и перехода к процедуре обработки прерывания процессор должен затратить вполне определенное время. Это время называется скрытым временем прерывания. Чем меньше скрытое время прерывания, тем выше скорость реакции системы на внешние события и тем выше производительность системы.

Во многом это определяется системой прерывания процессора, и она является одной из основных особенностей архитектуры контроллера.

Под системой прерываний понимается совокупность аппаратных и программных средств, реализующих механизм прерываний в микроконтроллере. Хотя существуют большое множество различных вариантов построения систем прерываний, тем не менее, можно выделить несколько основных способов организации систем прерываний. Они отличаются между собой объемом аппаратных средств, необходимых для реализации такой системы и соответственно имеют различное быстродействие.

Система одноуровневых прерываний реализована таким образом, что при возникновении прерывания процессор аппаратно переходит к подпрограмме обработки прерываний, расположенной по некоторому фиксированному адресу. Чтобы упростить аппаратную часть системы прерываний, этот адрес обычно располагается либо в начале, либо в конце адресного пространства программной памяти. Поскольку для обработки всех прерываний используется только одна точка входа, то такая система прерываний получила название одноуровневой. В такой системе выявление источника прерываний путем опроса состояния флажков признаков прерываний в начале программы обработки прерываний. При обнаружении установленного флажка происходит переход к соответствующему участку процедуры. Чем больше возможных источников прерываний, тем больше времени необходимо для обнаружения источника прерывания.

Такой метод обнаружения источника прерывания называется программным опросом или поллингом (polling). Его недостатком является довольно большое время, затрачиваемое на поиск источника прерывания и, как следствие, замедленная реакция системы на внешние события. Его достоинство - простота реализации системы прерываний.

При одноуровневой системе прерываний приоритет устройств задаётся аппаратно и определяется его положением на линии «Разрешение прерывания» / ПРР4 относительно других устройств. Приоритет устройства убывает по мере удаления устройства от процессора в направлении распространения сигнала / ПРР4 (рис. 2.1).

Рис. 2.1 Схема организации одноуровневого прерывания в МПИ

Все устройства, которым необходимо прерывать работу процессора, подключаются к линии запроса прерывания / ЗПР4. Прерывание осуществляется в соответствии с временной диаграммой, представленной на рис. 2.2, в следующей последовательности:

1) устройство, готовое прервать процессор, устанавливает сигнал / ЗПР4;

2) процессор в каждом рабочем цикле анализирует состояние линии / ЗПР4.

Рис. 2.2 Временная диаграмма одноуровневой процедуры прерывания

При появлении на ней сигнала и после завершения выполнения текущей команды устанавливает сигналы / ДЧТ и / ПРР4. Сигнал / ДЧТ поступает на все устройства, а / ПРР4 последовательно обходит устройства, подключённые к интерфейсу (рис. 2.1).

3. Структурная схема двухканального модуля адаптивного управления (адресный обмен)

Модули адаптивного управления (МАУ) - это аналого-цифровые преобразователи (АЦП), предназначенные для преобразования аналоговых сигналов, приходящих от адаптивных датчиков, в цифровой код и передачи их в микроЭВМ. В качестве датчиков используются: силомоментные, формирующие сигналы пропорциональные моменту, возникающему в процессе обработки детали; датчики тока (мощности) электродвигателя шпинделя; датчики контроля и диагностики инструмента контроля и диагностики технологического оборудования. МАУ замыкают обратные связи соответствующих контуров адаптивного управления. Система управления становится адаптивной только при наличии соответствующего программного обеспечения. Использование адаптивного управления позволяет существенно повысить точность обработки изделий на технологическом оборудовании.

При необходимости получения быстродействующих МАУ используются схемы, когда каждый датчик подключается к самостоятельному каналу преобразования (рис. 3.1). В случае отсутствия высоких требований к быстродействию МАУ, применяются АЦП с коммутаторами каналов.

Рис. 3.1 Схема двухканального МАУ, подключаемого к интерфейсу МПИ

Ввод данных в процессор с МАУ осуществляется в режиме адресного обмена. Основой модуля являются микросхемы АЦП1 и АЦП2. При проектировании могут использоваться схемы внешнего и автоматического запуска АЦП. На рис. 3.1 приведена схема с внешним запуском (от процессора).

В МАУ необходима гальваническая развязка аналоговой и цифровой части. Для этой цели используются оптронные пары, светодиоды которых должны подключаться к выходам АЦП. При выборе оптопар необходимо обратить внимание на следующие их основные характеристики: напряжение питания, потребляемый светодиодами ток в рабочем режиме (должен быть минимальным), частотные характеристики.

При подключении оптопар к АЦП необходимо учитывать нагрузочную способность его выходов. Если нагрузочная способность выходов недостаточна, устанавливаются промежуточные усилители - элементы с открытым коллектором (ОК).

Некоторые АЦП имеют выходные регистры с Z-состоянием (высокоимпедансным). В этом случае соответствующие выходы регистров объединяются и к ним подключаются оптопары (рис. 3.2). Это существенно сокращает количество необходимых оптопар. Так как выходы оптопар не имеют буферов, в таких схемах необходимо устанавливать однонаправленные шинные формирователи BF.

Рис. 3.2 Схема подключения ОГР к АЦП с выходами с Z-состоянием

Входные параметры МАУ имеют типовые значения: U=0±10 В, I=0-5 мА, I= 4-20 мА, I=0-20 мА и т.д.

Алгоритм работы процессора с МАУ при внешнем запуске АЦП следующий:

* выполняется программный цикл вывода данных, в котором формируется сигнал «запуск» АЦП (длительность сигнала «запуск» равна длительности сигнала / ДЗП);

* программный цикл ввода данных, в котором в процессор считываются данные с АЦП вместе с сигналом готовности RDY;

* анализируется считанная информация. Если бит готовности в АЦП не установлен, считанные данные аннулируются, и выполняется следующий цикл ввода данных;

* если бит готовности установлен, считанная информация используется для управления технологическим процессом.

При автоматическом запуске АЦП с заданным временным циклом периодически осуществляет преобразование входного аналогового сигнала. Поэтому в указанном выше алгоритме отсутствует первый пункт.

Адресный обмен процессора с МАУ не оптимален, так как АЦП относятся к достаточно медленным устройствам, и работа с ними отнимает значительное время у процессора. Наиболее целесообразным является использование обмена в режиме прерывания программы. Использование данного режима существенно экономит ресурсы процессора.

Выполняется процедура в следующей последовательности:

- процессор читает адрес вектора прерывания, сбрасывает сигналы /ДЧТ и /ПРР4. Соответственно снимается сигнал /ОТВ. Адрес вектора прерывания снимается с линий АД07-АД00. Триггер ТУПр будет сброшен при следующей установке сигнала /ДЧТ.

Процессор, получив адрес вектора прерывания, обслуживает устройство, запросившее прерывание. Подпрограмма обслуживания прерывания в данном примере предусматривает вывод информации в регистр данных РД. Вывод осуществляется аналогично рассмотренной выше процедуре «запись». Завершив обслуживание устройства, процессор возвращается к выполнению прерванной программы.

4. Уровень стартового бита

При передаче информации наиболее широко распространён формат, включающий один стартовый бит, один бит паритета и два стоповых бита (либо один стоповый бит). Вид передаваемого кода буквы А на сигнальных линиях TXD или RXD показан на рис. 4.1.

Начало пакета данных всегда отмечает логический «0» стартового бита. После него следуют 7 бит данных символа кода ASCII. Бит паритета содержит «1»или «0» так, чтобы общее число единиц в 8 - битной группе было нечетным (нечетный паритет - нечетность) или четным (четный паритет - четность).

Последними передаются два стоповых бита (либо один стоповый бит), представленных логической единицей.

Таким образом, полное асинхронно передаваемое слово данных состоит из 11 или 10 бит (фактические данные содержат только 7 бит) и записывается в виде 01000001011. Здесь использован четный паритет, поэтому девятый бит содержит 0.

Рис. 4. 1 Формат данных при асинхронном последовательном обмене

5. Назначение магистрального последовательного интерфейса

Магистральный последовательный интерфейс с централизованным управлением (ГОСТ 26765.52-87) применяется для связи электронных модулей и представляет собой совокупность технических средств и правил, обеспечивающих обмен информацией между абонентами интерфейса последовательным кодом по общей магистрали.

На рис. 5.1 представлена структурная схема технических средств интерфейса, которые должны выполнять следующие функции:

- контроллер (К) должен управлять обменом информации и осуществлять контроль принимаемой информации и состояния оконечных устройств;

- оконечные устройства (ОУ) выполняют адресованные команды контроллера и осуществляют контроль принимаемой информации;

- монитор (М) - устройство интерфейса, осуществляющее отбор информации, передаваемой по ЛПИ.

В состав интерфейса могут входить несколько контроллеров. При этом в каждый момент времени управление обменом осуществляет только один, остальные выполняют функции устройств.

Рис. 5.1 Структура технических средств интерфейса

Обмен информацией может осуществляться асинхронно методом двусторонней поочерёдной передачи информации по принципу «Команда-ответ», последовательным цифровым кодом по линии передачи информации (ЛПИ).

В качестве кода должен использоваться биполярный фазоманипулированный код, формирование которого можно проиллюстрировать рисунком 5.2.

Информация в интерфейсе должна передаваться 20-разрядными словами со скоростью 1Мбит/с. При обмене используются три типа слов: командное слово (КС), слово данных (СД) и ответное слово (ОС).

Командное слово (КС) должно содержать:

- синхросигнал;

- поле «Адрес ОУ»;

- разряд «Приём-передача» (К);

- поле «Подадрес/Режим управления»;

- поле «Число СД/Код команды»;

- разряд контроля по чётности (Р).

Рис. 5.2 Схема формирования биполярного фазоманипулированного кода

6. Схема формирования и расчет задержки, выполненной на логических элементах

При логическом моделировании важнейшим фактором, определяющим достоверность модели по отношению к реальной схеме, является учет задержек распространения сигналов через элементы.

Простейшей формой модельной задержки является модель транспортной задержки, при которой логический элемент рассматривается состоящим из двух каскадов, как это показано на рис. 6.1.

При этом в первом каскаде реализуется его логическая функция (предполагается мгновенное распространение сигнала от входа до выхода), а второй каскад моделирует задержку распространения сигнала от входов элемента до его выхода.

На практике применяются различные модели транспортной задержки. При моделировании без учета задержек элементов, в частности, когда время задержки принимается равным нулю, используют модель с нулевыми задержками. Модель с нулевыми задержками применяется только для моделирования комбинационных и синхронных последовательных схем.

Рис. 6.1 Модель транспортной задержки

Модель, в которой времена задержек всех логических элементов считаются одинаковыми, носит название модели с единой (или единичной) задержкой. Благодаря тому, что элементам присвоены задержки, появляется возможность обрабатывать асинхронные схемы с обратными связями и проводить хотя бы приближенный анализ временных соотношений в схеме. В общем случае, однако, следует учитывать то, что различные типы логических элементов обладают разными задержками. Поэтому более адекватной является модель с номинальными задержками, при которой каждому логическому элементу присваивается свое целочисленное значение задержки, измеряемое в единицах модельного времени. Для того чтобы осуществить соответствующее этому случаю моделирование, в качестве базовой единицы модельного времени обычно используют наибольший общий делитель времен задержек элементов и присваивают значения задержек в соответствии с их кратностью.

Выше были рассмотрены различные виды задержек и связанные с ними проблемы.

Для более точного моделирования можно рассматривать сочетания различных видов задержек. Однако это значительно увеличивает время моделирования и неприемлемо с точки зрения практического использования. Реальный путь состоит в том, что следует учитывать влияние задержек с помощью моделей, не вызывающих трудностей при моделировании.

В заключение рассмотрим модель инерционной задержки. В понятие инерционной задержки элемента вкладывают следующий смысл. Если на вход элемента подается входной импульс продолжительностью меньше инерционной задержки, то элемент не пропускает его (выходной сигнал не изменяется). Введение такой задержки позволяет моделировать ситуации в реальных схемах, когда элементы не успевают срабатывать на коротких импульсах вследствие своей инерционности (например, вследствие наличия емкости). При ширине импульса (и менее) нельзя получить изменение сигнала на выходе элемента (рис. 6.2).

Рис.6.2 Инерционная задержка

Размещено на Allbest.ru