Размещено на http://www.allbest.ru/

СОДЕРЖАНИЕ

ВВЕДЕНИЕ

1. Разработка логической схемы умножителя

1.1 Основные этапы разработки комбинационной схемы

1.2 Таблица истинности логических функций

1.3 Минимизация выражений с использованием карт Карно

1.4 Разработка комбинационной схемы

1.5 Проверка функционирования схемы в Electronics Workbench

2. Разработка логической схемы синхронного последовательного автомата (счетчика)

2.1 Основные этапы разработки синхронной последовательностной схемы

2.2 Граф переходов счетчика

2.3 Таблица переходов счетчика

2.4 Проверка функционирования схемы в Electronics Workbench

ЗАКЛЮЧЕНИЕ

СПИСОК ЛИТЕРАТУРЫ

ПРИЛОЖЕНИЕ А

ВВЕДЕНИЕ

Развитие и совершенствование электронно-вычислительной техники, устройств радиовещания и телевидения в значительной степени определяется внедрением в них цифровых устройств. Это обусловлено определенным преимуществом цифровых устройств по сравнению с аналоговыми.

С помощью элементов цифровой техники осуществляется запоминание и хранение информации, управление различными процессами, ввод и вывод информации в ЭВМ.

Цифровая схемотехника интенсивно внедряется в радиоприемную аппаратуру, главным образом в системы управления.

В данном курсовом проекте требуется разработать логическую схему умножителя числа n на число , а также разработать логическую схему синхронного последовательного автомата (счетчика).

Умножителем называется комбинационное цифровое устройство, формирующее на выходе число Q, равное произведению входных двоичных чисел A и B.

Счетчик импульсов - электронное устройство, предназначенное для подсчета числа импульсов, поданных на вход. Количество поступивших импульсов выражается в двоичной системе счисления.

1. РАЗРАБОТКА ЛОГИЧЕСКОЙ СХЕМЫ УМНОЖИТЕЛЯ

1.1 Основные этапы разработки комбинационной схемы

В первой части курсовой работы требуется спроектировать комбинационную схему. Проектировать данную схему будем поэтапно. Основные этапы разработки схемы, следующие:

1. На основании словесной формулировки задачи составим таблицу истинности, которая будет задавать значения требуемых логических функций при всем наборе аргументов.

2. Используя табличный метод, а именно использование карт Карно, произведем минимизацию логических выражений.

3. Используя полученные выражения в качестве структурных формул, при необходимости, осуществим переход к заданному логическому базису.

4. Синтезируем схему с использованием базовых логических элементов.

5. Проверим правильность построения полученной схемы в программном пакете Electronics Workbench. [1]

1.2 Таблица истинности логических функций

Таблица истинности -- это таблица, в которой отражены все значения логической функции при всех возможных значениях, входящих в неё логически.

Под «логической функцией» в данном случае понимается функция, у которой значения переменных (параметров функции) и значение самой функции выражают логическую истинность. Например, в двузначной логике они могут принимать значения «истина» либо «ложь» (true либо false, 1 либо 0).

Для аналитического представления входного сигнала в виде четырехразрядного параллельного двоичного кода используем четыре переменные N3, N2, N1 и N0, причем считаем, что переменная N0 соответствует младшему, переменная N3 - старшему значащим разрядам входного кода. Аналогично присваиваем переменные Y7, Y6, Y5 Y4, Y3, Y2, Y1 и Y0 разрядам выходного кода проектируемого умножителя. Таким образом, при проектировании необходимо получить выражения семи логических функций четырех переменных Y7 = F7(N3, N2, N1, N0), Y6 = F6(N3, N2, N1, N0), Y5 = F5(N3, N2, N1, N0), Y4 = F4(N3, N2, N1, N0), Y3 = F3(N3, N2, N1, N0), Y2 = F2(N3, N2, N1, N0), Y1 = F1(N3, N2, N1, N0) и Y0 = F0(N3, N2, N1, N0) соответственно.

Так как входной сигнал четырехразрядный двоичный код, то число N будет лежать в интервале от 0 до 15. В таблице представим эти числа в двоичном коде. Далее умножаем каждое число лежащее в заданном интервале на . Результат умножения также заносим в таблицу. Так как число дробное, а соответственно и результат умножения целого числа N на также будет дробным, требуется определить какое число разрядов следует оставить на дробную часть и какое на целую. Из того, что результат умножения числа 15 на будет равен 21,213203, что соответствует максимальному значению, для представления числа 21 требуется 5 разрядов, следовательно 3 оставшихся разряда будем отводить под дробную часть. Теперь результат умножения на переведем из десятичной системы исчисления в двоичную. Результат всех выше описанных действий представлен в таблице 1.1.

Таблица 1.1 - Таблица истинности логических функций Y7, Y6, Y5 Y4, Y3, Y2, Y1 и Y0

• 1.3 Минимизация выражений с использованием карт Карно
• После составления таблицы истинности переходим к этапу получения аналитических минимальных выражений для функций Y7, Y6, Y5 Y4, Y3, Y2, Y1 и Y0.
• Минимизацию выражений для функций Y7, Y6, Y5 Y4, Y3, Y2, Y1 и Y0 проведем с использованием карт Карно. Используя СДНФ функций заполняем карты в единичных клетках и при возможности объединяем единичные клетки. Объединения будем проводить совместно для экономии логических элементов, а также для упрощения построения комбинационной схемы. Данные действия представлены на рисунках 1.1-1.8 соответственно.

Y7	N3N2
	00	01	11	10
N1N0	00	0	0	1	0
	01	0	0	1	0
	11	0	0	1	0
	10	0	0	1	0

• Рисунок 1.1 - Карта Карно для функции Y7
• Запишем выражения для каждого контура всех карт Карно.
• Так как функция Y7 имеет всего один контур, то по результатам объединений получаем:
• (1.1)

Y6	N3N2
	00	01	11	10
N1N0	00	0	0	0	1
	01	0	0	0	1
	11	0	1	0	1
	10	0	1	0	1

• Рисунок 1.2 - Карта Карно для функции Y6
• По результатам объединений получаем:
• (1.2)
• Минимизируем функцию Y5:

Y5	N3N2
	00	01	11	10
N1N0	00	0	1	0	0
	01	0	1	0	1
	11	1	0	1	1
	10	0	0	0	1

• Рисунок 1.3 - Карта Карно для функции Y5
• В итоге получим выражение в МДНФ:
• (1.3)
• Проведем минимизацию функции Y4:

Y4	N3N2
	00	01	11	10
N1N0	00	0	0	0	1
	01	0	1	1	0
	11	0	0	0	1
	10	1	0	1	1

• Рисунок 1.4 - Карта Карно для функции Y4
• Выражение в МДНФ для функции Y4:
• (1.4)
• Проведем минимизацию функции Y3:

Y3	N3N2
	00	01	11	10
N1N0	00	0	1	1	1
	01	0	1	0	0
	11	0	1	1	1
	10	0	0	1	0

• Рисунок 1.5 - Карта Карно для функции Y3
• Выражение в МДНФ для функции Y3:
• (1.5)
• Проведем минимизацию функции Y2:

Y2	N3N2
	00	01	11	10
N1N0	00	0	1	0	0
	01	0	0	0	1
	11	0	1	0	1
	10	1	1	1	0

• Рисунок 1.6 - Карта Карно для функции Y2
• Выражение в МДНФ для функции Y2:
• (1.6)
• Проведем минимизацию функции Y1:

Y1	N3N2
	00	01	11	10
N1N0	00	0	0	0	1
	01	1	0	1	1
	11	1	1	1	0
	10	1	0	1	0

• Рисунок 1.7 - Карта Карно для функции Y1
• Выражение в МДНФ для функции Y1:
• (1.7)
• Проведем минимизацию функции Y0:

Y0	N3N2
	00	01	11	10
N1N0	00	0	1	0	1
	01	1	1	1	0
	11	0	1	0	0
	10	1	0	0	1

• Рисунок 1.8 - Карта Карно для функции Y0
• Выражение в МДНФ для функции Y0:
• (1.8)
• 1.4 Разработка комбинационной схемы
• Построим комбинационную схему, реализующую функции Y1, Y2, Y3, Y4, Y5, Y6 и Y7.
• Синтез комбинационной схемы, реализующей функции Y1, Y2, Y3, Y4, Y5, Y6 и Y7 выполняем по выражениям (1) … (8) в базисе И-ИЛИ-НЕ (рисунок 9). Реализация схемы требует использование четырех элементов НЕ (D1, D2, D3, D4), двадцати трех трехвходовых элементов И (3И - D5-D27) и семи элементов ИЛИ, в числе которых четыре пятивходовых (5ИЛИ-D29-D32), двух шестивходовых (6ИЛИ-D33-D34) и одного трехвходового(3ИЛИ-D28).

• Рисунок 1.9 - Комбинационная схема
• 1.5 Проверка работоспособности схемы в Electronics Workbench
• Система схемотехнического моделирования Electronics Workbench предназначена для моделирования и анализа электрических схем. Она позволяет моделировать аналоговые, цифровые и цифро-аналоговые схемы большой степени сложности. Выбор данной программы обусловлен следующими причинами:

1. Уникальная возможность для планирования и проведения широкого спектра исследований электронных схем при минимальных затратах времени.

2. Electronics Workbench позволяет разместить схему таким образом, чтобы были чётко видны все соединения элементов и одновременно вся схема целиком.

3. Широкий набор приборов.

4. Простота интерфейса.

Для проверки работоспособности схемы в программе Electronics Workbench будем использовать Word Generator (Генератор слова), Logic Analyzer (Логический анализатор), а также логические элементы.

Генератор слова является 16-разрядным. Кодовые комбинации необходимо задавать в шестнадцатеричном коде. Внешний вид генератора кода представлен на рисунке 1.10.



Рисунок 1.10 - Внешний вид генератора кода

Анализатор предназначен для отображения на экране монитора кодовых последовательностей одновременно в нескольких точках схемы. Логический анализатор подключается к схеме с помощью выводов в его левой части. Одновременно могут наблюдаться сигналы в 16 точках схемы. Внешний вид логического анализатора представлен на рисунке 1.11 [2].

Рисунок 1.11 - Внешний вид логического анализатора

Проверим схему, построенную в пункте 1.4. Для этого входные значения N3, N2, N1, N0 заведем на генератор слов, а выходные на логический анализатор. В итоге на логическом анализаторе, при правильном соединении, должны получится значения из таблицы истинности либо из карты Карно для заданного значения Y. Данные значения будем заносить поочередно, начиная с Y0 и до Y7 на входы анализатора.

Общий вид исследуемой схемы в программе Electronics Workbench представлен на рисунке 1.12.

Рисунок 1.12 - Общий вид исследуемой схемы в программе Electronics Workbench



Рисунок 1.13 - Показания логического анализатора

Все 8 значений, поданных на логический анализатор, соответствуют значениям из таблицы истинности и карты Карно для функций Y0-Y7. Соответственно построенная схема функционирует правильно.



2. РАЗРАБОТКА ЛОГИЧЕСКОЙ СХЕМЫ СИНХРОННОГО ПОСЛЕДОВАТЕЛЬНОГО АВТОМАТА (СЧЕТЧИКА)

2.1 Основные этапы разработки синхронной последовательностной схемы

Во второй части курсовой работы требуется разработать логическую схему синхронного последовательного автомата(счетчика). Осуществлять разработку будем поэтапно:

1. На основании заданного графа переходов определяется структура устройства и минимально необходимое количество триггеров, необходимых для его реализации, составляется таблица переключений для каждого из выхода схемы.

2. По таблице переключений определяются значения функций возбуждения входов используемых триггеров.

3. Используя аналитический или табличный метод, производится минимизация логических выражений функций возбуждения.

4. Синтезируется схема последовательностного устройства с использованием триггеров и базовых логических элементов.

2.2 Описание заданного графа переходов

Задан граф переходов: . Он характеризует последовательность изменения состояния триггеров синтезируемого счетчика. Для реализации требуемого счетчика потребуется три синхронных триггера (двоичный код, соответствующий наибольшему выходному состоянию, является трехразрядным: 7₁₀ = 111₂, кроме того, общее количество состояний счетчика в цикле счета, равное 6, также описывается как минимум трехразрядным двоичным кодом). Так как требуется синтезировать синхронный счетчик, то тактовые импульсы (сигнал С) подаются на D-триггеры параллельно. Функциональная схема счетчика представлена на рисунке 2.1. Схемы возбуждения (СВ1…СВ3) должны формировать сигналы возбуждения триггеров счетчика, обеспечивая требуемую по заданию последовательность его переключения. Таким образом, дальнейший синтез счетчика сводится к синтезу схем возбуждения.

карно логический electronics workbench

Рисунок 2.1 - Функциональная схема счетчика

Так как требуется разработать логическую схему синхронного последовательного автомата (счетчика) на базе D триггеров, то приведем таблицу переходов потенциального D триггера.

D-триггер (Data - данные) - синхронный импульсный. На ряду со входом D данных он имеет импульсный (динамический) вход С синхронизации. В триггерах с динамическим входом С информация записывается только в течение перепада сигнала (перехода от логического нуля к логической единице) на входе С, т.е. при dC=1. Таблицу переходов отображает таблица 2.1

В таблице 2.1 показаны все возможные переходы состояний триггера и требуемые для этих переходов уровни сигналов на входе D.

Таблица 2.1 - Таблица переходов D-триггера

С	dC	D	Q+	Режим
0,1,	0	*	Q	Хранение данных по С
	1	0	1	Установка 1	Загрузка данных
	1	1	0	Установка 0

2.3 Таблица переходов счетчика

В соответствии с графом переходов составляется таблица переходов счетчика и определяются значения функций возбуждения каждого из триггеров. Так как общее количество состояний трехразрядного счетчика - 8, а определены только 6, то необходимо доопределить переходы, т.е. указать в какое состояние из разрешенных графом должен перейти счетчик, если перед этим он каким - либо образом (например, при включении устройства или в результате воздействия помехи) установился в запрещенное графом состояние. Запрещенные состояния проектируемого счетчика 1 и 6.

Таблица переключений проектируемого счетчика будет выглядеть следующим образом (таблица 2.2).

Таблица 2.2 - Таблица переключений проектируемого счетчика

Текущее состояние	Следующее состояние	Уровни сигналов на входах триггеров
Q2	Q1	Q0	Q2+	Q1+	Q0+	D2	D1	D0
0	0	0	1	1	1	1	1	1
1	1	1	1	0	1	1	0	1
1	0	1	0	1	0	0	1	0
0	1	0	1	0	0	1	0	0
1	0	0	0	1	1	0	1	1
0	1	1	0	0	0	0	0	0
0	0	1	*	*	*	*	*	*
1	1	0	*	*	*	*	*	*

Для выхода из запрещенных состояний и для оптимизации данной схемы определим в какие состояния будет переходить данный счетчик. Определим эти состояния с помощью карт Карно.

Пользуясь таблицей 2.2, можно заполнить карты Карно для входов D всех триггеров счетчика. При этом следует помнить, что уровни сигналов на входах D являются логическими функциями текущего состояния триггеров и на картах Карно (рисунки 2.2 - 2.4) под Q₂, Q₁, Q₀ понимается текущее состояние счетчика, т.е. перед поступлением на вход счетчика очередного импульса.

Карта Карно для входа D₂, а также выражение для функции D₂ :

		Q2Q1
	D2	00	01	11	10
Q0	0	1	1	*	0
	1	*	0	1	0

Рисунок 2.2 - Карта Карно для функции D2

Карта Карно для входа D₁, а также выражение для функции D₁ :

		Q2Q1
	D1	00	01	11	10
Q0	0	1	0	*	1
	1	*	0	0	1

Рисунок 2.3 - Карта Карно для функции D1

Карта Карно для входа D₀, а также выражение для функции D₀ :

		Q2Q1
	D0	00	01	11	10
Q0	0	1	0	*	1
	1	*	0	1	0

Рисунок 2.4 - Карты Карно для функции D0

По картам Карно запишем следующие выражения для функций возбуждения входов D всех триггеров счетчика в МДНФ.

(2.1)

(2.2)

(2.3)

Определив запрещенные состояния с помощью карт Карно заменим неопределённые значения оптимальными значениями единиц и нулей.

Таблица переключений проектируемого счетчика с определенными запрещенными состояниями будет выглядеть следующим образом (таблица 2.3).

Таблица 2.3 - Таблица переключений проектируемого счетчика

Текущее состояние	Следующее состояние	Уровни сигналов на входах триггеров
Q2	Q1	Q0	Q2+	Q1+	Q0+	D2	D1	D0
0	0	0	1	1	1	1	1	1
1	1	1	1	1	1	1	0	1
1	0	1	0	0	0	0	1	0
0	1	0	1	0	0	1	0	0
1	0	0	0	1	1	0	1	1
0	1	1	0	0	0	0	0	0
0	0	1	0	1	0	0	1	0
1	1	0	1	0	1	1	0	1

Логическая схема счетчика, построенная по логическим функциям (1), представлена на рисунке 2.5



Рисунок 2.5 - Логическая схема счетчика

2.4 Проверка функционирования схемы в Electronics Workbench

Проверим схему, построенную в пункте 2.3. Для этого значения с выходов триггеров заведем на входы логического анализатора. На вход генератора слов заведем значения со входов С всех триггеров, для подачи синхроимпульса. Схема, построенная в Electronics Workbench изображена на рисунке 2.6.



Рисунок 2.6 - Общий вид исследуемой схемы в программе Electronics Workbench

Рисунок 2.7 - Показания логического анализатора

При пошаговом включении на генераторе кода кнопки Step, на логическом анализаторе отображается правильные переходы счетчика, соответствующие заданному графу переходов: . Значит построенный счетчик функционирует правильно.



ЗАКЛЮЧЕНИЕ

В данном курсовом проекте в первом пункте была разработана логическая схема умножителя с четырехразрядным входным и восьмиразрядным выходным кодом.

На этапе разработке данной схемы составила таблицу истинности логических функций Y0 - Y7, определяющих состояния выходов умножителя. По составленной таблице были получены аналитические выражения логических функций методом карт Карно. Объединения контуров в построенных картах проводились совместно для уменьшения числа логических элементов, а также упрощения построения логической схемы умножителя. После совместного объединения контуров, получили выражения в МДНФ с помощью которых и была построена комбинационная схема. Общее число логических элементов, используемых при построении комбинационной схемы умножителя равно 34. В итоге устройство принимает на вход числа из диапазона [0, 15] в параллельном двоичном коде и выдает результат в параллельном двоичном коде, максимально приближенном к реальному значению.

Во втором пункте была разработана электрическая функциональная схема синхронного последовательного автомата (счетчика), работающего в соответствии с графом переходов: на основе синхронных импульсных D-триггеров.

Разработка счетчика началась с описания графа переходов счетчика. В данном пункте были определены запрещенные состояния счетчика. Далее я составила таблицу переходов счетчика, с неизвестными переходами для запрещенных состояний. По таблице переходов построила карты Карно для функций D₂, D₁, D₀. Оптимально объединив контуры в картах, доопределила значения D₂, D₁, D₀, а затем и последующие значения Q₂⁺, Q₁⁺, Q₀⁺ для запрещенных состояний таким образом, чтобы счетчик при попадании в одно из данных состояний при следующем синхросигнале возвращался в заданный граф переходов. Получив выражения в МДНФ, построила синхронную последовательсную схему счетчика с заданным графом переходов.

Проверив разработанные схемы в программе Electronics Workbench, выяснили, что разработанные схемы функционируют правильно.



Список литературы

[1] Капуро, П. А. Цифровые функциональные устройства в телекоммуникациях. В 2 ч. Ч. 1: Базовые цифровые функциональные устройства: учеб. -метод. Пособие / П. А. Капуро. - Минск: БГУИР, 2014. - 64 с.

[2] Карлащук В. И. Электронная лаборатория на IBM PC / Программа Electronics Workbench и ее применение. Изд. (3)4-е пер. и доп. М.: Солон-Р, 2003, 726 с.



Приложение А

Обозначение	Наименование	Дополнительные сведения
	Текстовые документы
БГУИР КП 1-45 01 01-01 007 ПЗ	Пояснительная записка	25с.
	Графические документы
БГУИР 1-45 01 01-01 007 Э1	Умножитель. Схема электрическая функциональная	Формат А3
БГУИР 1-45 01 01-01 007 Э2	Счетчик. Схема электрическая функциональная	Формат А3
					БГУИР КР 1-45 01 01-01 007 Д1
Изм.	Л.	№ докум.	Подп.	Дата	Проектирование цифровых устройств		Лист	Листов
Разраб.	Измер							25	25
Пров.	Капуро				Кафедра СТК группа 360801
Консульт	Капуро
Утверд.	Тарченко

Размещено на Allbest.ru