Синтез синхронных автоматов по заданной временной вход-выходной последовательности

Ознакомление с принципиальной схемой автомата на микросхемах. Рассмотрение и анализ временной диаграммы синхроимпульсов. Изучение порядка нахождения минимального множества таблицы покрытия. Исследование процесса кодирования строк таблицы переходов.

Рубрика Коммуникации, связь, цифровые приборы и радиоэлектроника
Вид учебное пособие
Язык русский
Дата добавления 19.11.2017
Размер файла 973,6 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

Федеральное агентство железнодорожного транспорта

Федеральное государственное образовательное учреждение

высшего профессионального образования

«ПЕТЕРБУРГСКИЙ

ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ПУТЕЙ СООБЩЕНИЯ»

Учебное пособие по курсу: «Теория дискретных устройств»

Синтез синхронных автоматов по заданной временной вход-выходной последовательности

Сапожников В. В.

Санкт-Петербург ПГУПС 2010

УДК 656.25

ББК 32.965

С38

Рецензенты:

главный инженер ООО «Компьютерные информационные технологии» А. А. Иванов;

кандидат технических наук, доцент кафедры «Автоматика и телемеханика на ж. д.» ПГУПС А. А. Лыков

Сапожников В. В.

С38Синтез синхронных автоматов по заданной временной вход-выходной последовательности: учеб. пособие / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов. - СПб.: Петербургский государственный университет путей сообщения, 2010. - 29 с.

Рассмотрен вопрос построения синхронных дискретных устройств по вход-выходной временной последовательности. Приводится структура конечного автомата с синхронизацией внутренних элементов памяти.

Предназначено для студентов вузов железнодорожного транспорта, обучающихся по специальности «Автоматика, телемеханика и связь на железнодорожном транспорте».

УДК 656.25

ББК 32.965

© Сапожников В. В., Сапожников Вл. В., Ефанов Д. В., 2010

© Петербургский государственный университет путей сообщения, 2010

Содержание

  • 1. Основные понятия
    • 2. Этапы выполнения курсового проекта
      • 2.1 Исходные данные для проектирования
      • 2.2 Описание автомата по исходным данным
      • 2.3 Построение графа переходов и первичной таблицы переходов
    • 2.4 Минимизация числа строк таблицы переходов
      • 2.4.1 Нахождение максимальных подмножеств совместимых строк (МПСС ТП)
      • 2.4.2 Составление таблицы покрытий
      • 2.4.3 Нахождение минимального множества таблицы покрытия
      • 2.4.4 Построение минимизированной таблицы переходов
    • 2.5 Кодирование строк таблицы переходов
      • 2.5.1 Определение необходимого числа элементов памяти
      • 2.5.2 Кодированные таблица переходов и таблица выходов
    • 2.6 Реализация автомата в базисе {И, ИЛИ, НЕ, Триггер}
      • 2.6.1 Вычисление функций управления триггерами по входам S(YS) и R(YR)
      • 2.6.2 Минимизация функций переключения и выходов
    • 2.7 Функциональная схема автомата
    • 2.8 Реализация автомата на микросхемах
      • 2.8.1 Выбор типа микросхем
      • 2.8.2 Реализация функций алгебры логики на микросхемах
      • 2.8.3 Принципиальная схема автомата на микросхемах
  • 3. Состав курсового проекта
  • 4. Варианты заданий
    • Список использованной литературы

1. Основные понятия

Особенность синхронного дискретного устройства состоит в необходимости обеспечения синхронизации сигналов при его схемной реализации.

Для синтеза синхронных дискретных устройств используют синхронные (тактируемые) RS-триггеры, имеющие по сравнению с асинхронными вход C, который называют синхронизирующим или тактовым (рис. 1).

Рис. 1. Условное обозначение (а), схема синхронного RS-триггера (б) и временная диаграмма его работы (в)

На вход С поступают синхроимпульсы. Сигналы на входы R и S могут приходить в любой момент времени, однако триггер переключается только в моменты времени, определяемые синхроимпульсами. Логика работы RS-триггера задается уравнением Рассмотрим временную диаграмму его функционирования. Пусть в начальный момент времени триггер находится в состоянии 0 (значения логических сигналов y = 0, ). При поступлении на вход S сигнала логической 1 переключения триггера не происходит, так как в этот момент сигналы с = 0 и S* = 0. Для переключения триггера необходимо, чтобы S* = 1, последнее возможно только при S = 1 и с = 1. Для синхронизации сигналов в автомате на RS-триггерах (рис. 2) используются две последовательности сигналов с1 и с2 (рис. 3).

Рис. 2. Структурная схема синхронного автомата

Рис. 3. Временная диаграмма синхроимпульсов

Входные и внутренние переменные на входе логического преобразователя синхронизируются импульсами C1. В качестве схемы синхронизации можно использовать RS-триггер (рис. 4). В этой схеме управление триггером осуществляется одним входным сигналом x (или y), подаваемым на вход S. На вход R поступает инверсный сигнал, для чего используется элемент НЕ. В результате на входах S и R всегда присутствуют инверсные логические сигналы и в зависимости от значений переменной х (1 или 0) триггер устанавливается в соответствующее состояние (1 или 0) при поступлении импульса синхронизации С1. Таким образом, если сигнал x асинхронный (изменяется в произвольный момент времени), сигналы x(t) и являются синхронными (изменяются в фиксированный момент времени).

Рис. 4. Схема синхронизации входного сигнала

Рассмотрим работу синхронного автомата (см. рис. 2). В моменты времени t = 1, 2, 3,по переднему фронту синхроимпульсов С1 срабатывают схемы синхронизации и на вход логического преобразователя ЛП поступают сигналы x(t) и y(t -1). Логический преобразователь вычисляет новые значения функций yS(t) и yR(t). Затем, когда все переходные процессы в ЛП закончены, поступает синхроимпульс С2 и происходит переключение триггеров. Формируются новые значения сигналов y(t -1) и .

На вход ЛП эти сигналы поступят только в следующий момент времени, когда придет новый синхроимпульс С1. За это время все переходные процессы в логическом преобразователе закончатся и все триггеры (даже самый медленнодействующий) переключатся в новое состояние. Таким образом исключаются критические состязания элементов памяти. Наряду с этим упрощается сам процесс синтеза, поскольку кодирование состояний может быть произвольным и нет необходимости анализировать схему для выявления критических состязаний элементов памяти.

2. Этапы выполнения курсового проекта

2.1 Исходные данные для проектирования

Исходными данными в курсовом проекте являются вход-выходные временные последовательности (рис. 5).

Рис. 5. Вход-выходные временные последовательности

2.2 Описание автомата по исходным данным

Требуется построить схему, имеющую два входа x1 и x2 и два выхода z1 и z2. Схема должна реализовать три циклические последовательности сигналов, показанных на рисунке 6. Все последовательности имеют одно и то же исходное состояние на интервале времени t1: x1x2 = 00, z1z2 = 00. Последовательности могут сменять друг друга в произвольном порядке.

Рис. 6. Вход-выходные временные последовательности и временные диаграммы к ним

2.3 Построение графа переходов и первичной таблицы переходов

Первым этапом построения графа переходов и первичной таблицы переходов является нумерация состояний по исходным данным.

Анализируя временные диаграммы (рис. 6), следует пронумеровать состояния схемы, используя два правила:

1) вводится начальное устойчивое состояние, соответствующее интервалу времени t1, когда x1x2 = 00, z1z2 = 00 (в таблице 1 это состояние (а1, 1));

2) для каждого последующего такта вводится новое устойчивое состояние (рис. 7).

Рис. 7. Нумерация состояний

Таблица 1 Таблица переходов

а

а1

а2

а3

а4

x1x2 S

00

01

10

11

1

(1), 00

2, 00

~

~

2

10, 10

(2), 00

6, 00

3, 01

3

~

~

4, 10

(3), 01

4

~

5, 11

(4), 10

~

5

1, 00

(5), 11

~

~

6

~

~

(6), 00

7, 00

7

~

8, 01

~

(7), 00

8

~

(8), 01

9, 11

~

9

1, 00

~

(9), 11

~

10

(10), 10

~

11, 00

~

11

~

~

(11), 00

12, 11

12

1, 00

~

~

(12), 11

Рассмотрим первый цикл работы: из состояния (а1, 1) со значением входов x1x2 = 00 и выходов z1z2 = 00 схема под воздействием входного сигнала 01 переходит в состояние (а2, 2) со значением выходов z1z2 = 00. Затем под воздействием входного сигнала 11 схема переходит в состояние (а4, 3) со значением выходов z1z2 = 01. В состояние 4 (а3, 4) схема переходит под воздействием входного сигнала 10, под воздействием сигнала 01, схема переходит в состояние 5 (а2, 5) со значением выходов z1z2 = 11. Завершается циклическая вход-выходная первая последовательность подачей входного сигнала 00 и переходом схемы в начальное состояние (а1, 1).

Затем таблица переходов расширяется с учетом второй и третьей вход-выходных последовательностей. При этом их начальные состояния совпадают с начальным состоянием первой последовательности.

Построим граф переходов (рис. 8).

Для начала вводятся обозначения: вершина графа представляет собой круг, поделенный по диаметру пополам горизонтальной чертой, над чертой пишутся номера состояний, под чертой - значения выходов. Дуги графа - все возможные переходы из данного состояния в другое, включая устойчивые состояния.

Итак, для примера рассмотрим построение графа для первой вход-временной последовательности: из состояния 1, 00 под входным воздействием 01 схема переходит в состояние 2, 00, далее под воздействием 11 схема переходит в состояние 3, 01, затем под входным воздействием 10 - в состояние 4, 10, под воздействием 01 - в состояние 5, 11, наконец, под воздействием 00 - в исходное состояние 1, 00. Устойчивые состояния на графе показываются дугами, исходящими и входящими в одну и ту же вершину графа с подписью значений входов схемы.

Рис. 8. Граф переходов

Аналогично строится граф для оставшихся циклов работы схемы.

2.4 Минимизация числа строк таблицы переходов

2.4.1 Нахождение максимальных подмножеств совместимых строк (МПСС ТП)

Находятся множества Eij - множества строк, в которых в столбце j проставлено состояние i или знак безразличного состояния (~).

Для составления таблицы покрытий 2 имеем:

E11={1,3,4,5,6,7,8,9,11,12}

E101 = {2,3,4,6,7,8,10,11}

E22 = {1,2,3,6,9,10,11,12}

E52 = {3,4,5,6,9,10,11,12}

E82 = {3,6,7,8,9,10,11,12}

E43 = {1,3,4,5,7,12}

E63 = {1,2,5,6,7,12}

E93 = {1,5,7,8,9,12}

E113 = {1,5,7,10,11,12}

E34 = {1,2,3,4,5,8,9,10}

E74= {1,4,5,6,7,8,9,10}

E124 = {1,4,5,8,9,10,11,12}

Находятся множества Ei1,i2,i3,i4 = Ei11?Ei22?Ei33?Ei44для всех четверок i1,i2,i3,i4.

E1,2,4,3 = {1,3}

E1,2,4,7 = {1}

E1,2,4,12 = {1,12}

E1,2,6,3 = {1}

E1,2,6,7 = {1,6}

E1,2,6,12 = {1,12}

E1,2,9,3 = {1,9}

E1,2,9,7 = {1,9}

E1,2,9,12 = {1,9,12}

E1,2,11,3 = {1}

E1,2,11,7 = {1}

E1,2,11,12 = {1,11,12}

E10,2,4,3 = {3}

E10,2,4,7 = {Ш}

E10,2,4,12 = {Ш}

E10,2,6,3 = {2}

E10,2,6,7 = {6}

E10,2,6,12 = {Ш}

E10,2,9,3 = {Ш}

E10,2,9,7 = {Ш}

E10,2,9,12 = {Ш}

E10,2,11,3 = {10}

E10,2,11,7 = {10}

E10,2,11,12 = {10,11}

E1,5,4,3 = {3,4,5}

E1,5,4,7 = {4,5}

E1,5,4,12 = {4,5,12}

E1,5,6,3 = {5}

E1,5,6,7 = {5,6}

E1,5,6,12 = {5,12}

E1,5,9,3 = {5,9}

E1,5,9,7 = {5,9}

E1,5,9,12 = {5,9,12}

E1,5,11,3 = {5}

E1,5,11,7 = {5}

E1,5,11,12 = {5,11,12}

E10,5,4,3 = {3,4}

E10,5,4,7 = {4}

E10,5,4,12 = {4}

E10,5,6,3 = {Ш}

E10,5,6,7 = {6}

E10,5,6,12 = {Ш}

E10,5,9,3 = {Ш}

E10,5,9,7 = {Ш}

E10,5,9,12 = {Ш}

E10,5,11,3 = {10}

E10,5,11,7 = {10}

E10,5,11,12 = {10,11}

E1,8,4,3 = {3}

E1,8,4,7 = {7}

E1,8,4,12 = {12}

E1,8,6,3 = {Ш}

E1,8,6,7 = {6,7}

E1,8,6,12 = {12}

E1,8,9,3 = {8,9}

E1,8,9,7 = {7,8,9}

E1,8,9,12 = {8,9,12}

E1,8,11,3 = {Ш}

E1,8,11,7 = {7}

E1,8,11,12 = {11,12}

E10,8,4,3 = {3}

E10,8,4,7 = {7}

E10,8,4,12 = {Ш}

E10,8,6,3 = {Ш}

E10,8,6,7 = {6,7}

E10,8,6,12 = {Ш}

E10,8,9,3 = {8}

E10,8,9,7 = {7,8}

E10,8,9,12 = {8}

E10,8,11,3 = {10}

E10,8,11,7 = {7,10}

E10,8,11,12 = {10,11}

Из полученных множеств исключаются те, которые полностью входят в другое множество. Оставшиеся множества Ei1,i2,i3,i4 являются максимальными подмножествами совместимых строк, они обозначаются латинскими буквами:

E1,2,4,3 = {1,3} = A;

E1,2,6,7 = {1,6} = B;

E1,2,9,12 = {1,9,12} = C;

E1,2,11,12 = {1,11,12} = D;

E1,5,4,3 = {3,4,5} = E;

E1,5,4,12 = {4,5,12} = F;

E1,5,6,7 = {5,6} = G;

E1,5,9,12 = {5,9,12} = H;

E1,5,11,12 = {5,11,12} = I;

E1,8,6,7 = {6,7} = J;

E1,8,9,7 = {7,8,9} = K;

E1,8,9,12 = {8,9,12} = L;

E10,2,6,3 = {2} = M;

E10,2,11,12 = {10,11} = N;

E10,8,11,7 = {7,10} = O.

2.4.2 Составление таблицы покрытий

Столбцы таблицы соответствуют множествам A,B, …, O, а строки - строкам первичной таблицы переходов. На пересечении строки и столбца ставится знак «+», если данная строка таблицы переходов входит в данное подмножество совместимых строк.

Решение задачи покрытия.

Находится минимальное множество столбцов W такое, что каждая строка (состояние) входит хотя бы в одно из них. Для этого составляется алгебраическое выражение Q типа конъюнкция дизъюнкций. Каждая дизъюнкция образуется как дизъюнкция тех столбцов, в которых стоит метка «+» в данной строке (табл. 2).

Таблица 2 Таблица покрытий

S

А

B

C

D

E

F

G

H

I

J

K

L

M

N

O

1

+

+

+

+

2

+

3

+

+

4

+

+

5

+

+

+

+

+

6

+

+

+

7

+

+

+

8

+

+

9

+

+

+

+

10

+

+

11

+

+

+

12

+

+

+

+

+

+

Для таблицы 2 имеем:

Q = (ABCD)M(AE)(EF)(EFGHI)(BGJ)(JKO)

(KL)(CHKL)(NO)(DIN)(CDFHIL).

2.4.3 Нахождение минимального множества таблицы покрытия

С использованием правил повторения и поглощения выражение Q приводится к виду дизъюнкция конъюнкций. Выбирается любая из минимальных конъюнкций W.

В данном случае: W=MBEKLN.

Объединение строк первичной таблицы переходов:

W=MBEKLN = {2},{1,6},{3,4,5},{7,8,9},{8,9,12},{10,11}.

Далее исключается повторение цифр:

W`= {2},{1,6},{3,4,5},{7,9},{8,12},{10,11}.

Строится таблица с учетом объединения строк (табл. 3).

Таблица 3 Минимизированная таблица переходов

x1x2 S

00

01

10

11

{2}

10, 10

(2), 00

6, 00

3, 01

{1,6}

(1), 00

2, 00

(6), 00

7, 00

{3,4,5}

1, 00

(5), 11

(4), 10

(3), 01

{7,9}

1, 00

8, 01

(9), 11

(7), 00

{8,12}

1, 00

(8), 01

9, 11

(12), 11

{10,11}

(10), 10

~

(11), 00

12, 11

2.4.4 Построение минимизированной таблицы переходов

Производится перенумерация строк. Она заключается в присвоении каждой строке таблицы порядкового номера. Затем цифры состояний внутри клеток таблицы заменяются цифрами, присвоенными тем подмножествам, в которые эти состояния входят.

Получаем минимизированную таблицу переходов (ТП) (табл. 4).

Таблица 4 Таблица переходов, после перенумерации

x1x2 S

00

01

10

11

1

6, 10

(1), 00

2, 00

3, 01

2

(2), 00

1, 00

(2), 00

4, 00

3

2, 00

(3), 11

(3), 10

(3), 01

4

2, 00

5, 01

(4), 11

(4), 00

5

2, 00

(5), 01

4, 11

(5), 11

6

(6), 10

~

(6), 00

5, 11

2.5 Кодирование строк таблицы переходов

2.5.1 Определение необходимого числа элементов памяти

Для построения схемы необходимо три элемента памяти: Y1, Y2, Y3.

Число элементов памяти определяется по формуле:

m = ]log2S[,

где ]a[ - обозначение ближайшего к a целого числа A ? a; m - количество необходимых элементов памяти; S - число состояний автомата.

В таблице 5 представлено кодирование для минимизированной таблицы переходов. Теперь состоянию 1 соответствует комбинация 000, состоянию 2 - 001 и так далее до последнего 6 - 101.

Таблица 5 Кодирование состояний

S

y1

y2

y3

1

0

0

0

2

0

0

1

3

0

1

0

4

0

1

1

5

1

0

0

6

1

0

1

2.5.2 Кодированные таблица переходов и таблица выходов

Составляются кодированные таблица переходов и таблица выходов. В качестве исходной берется таблица 4, в которой состояния автомата S заменяются соответствующими кодами из таблицы 5.

В таблицах 6 и 7 соответственно представлены таблица переходов и таблица выходов.

Таблица 6 Кодированная таблица переходов

x1x2 y1y2y3

00

01

10

11

000

101

(000)

001

010

001

(001)

000

(001)

011

010

001

(010)

(010)

(010)

011

001

100

(011)

(011)

100

001

(100)

011

(100)

101

(101)

~

(101)

100

Таблица 7 Кодированная таблица выходов

x1x2 y1y2y3

00

01

10

11

000

10

00

00

01

001

00

00

00

00

010

00

11

10

01

011

00

01

11

00

100

00

01

11

11

101

10

~

00

11

2.6 Реализация автомата в базисе {И, ИЛИ, НЕ, Триггер}

2.6.1 Вычисление функций управления триггерами по входам S(YS) и R(YR)

Правила вычисления функций YS и YR следуют из логики работы RS-триггера при переключении из одного состояния в другое в моменты времени t -1 и t:

1) если y(t -1) = 0, y(t) = 1, то YS = 1, YR = 0, так как триггер должен переключиться из состояния 0 в состояние 1;

2) если y(t -1) = 0, y(t) = 0, то YS = 0, YR = ~, так как триггер был в состоянии 0 и должен сохранить это состояние;

3) если y(t -1) = 1, y(t) = 0, то YS = 0, YR = 1, так как триггер должен переключиться из состояния 1 в состояние 0;

4) если y(t -1) = 1, y(t) = 1, то YS = ~, YR = 0, так как триггер был в состоянии 1 и должен сохранить это состояние.

Эти правила представлены в таблицах 8 и 9.

Таблица 8 Функция YS

y(t) y(t -1)

0

1

0

0

1

1

0

~

Таблица 9 Функция YR.

y(t) y(t -1)

0

1

0

~

0

1

1

0

Используя правила, изложенные в таблицах 8 и 9, построим таблицу значений S и R входов на всех входных наборах (Таблица 10).

Таблица 10 Таблица истинности функций включения YS и YR триггеров

Номер

x1 x2 y1 y2 y3

YS1

YR1

YS2

YR2

YS3

YR3

z1

z2

0

00000

1

0

0

~

1

0

1

0

1

00001

0

~

0

~

~

0

0

0

2

00010

0

~

0

1

1

0

0

0

3

00011

0

~

0

1

~

0

0

0

4

00100

0

1

0

~

1

0

0

0

5

00101

~

0

0

~

~

0

1

0

6

00110

~

~

~

~

~

~

~

~

7

00111

~

~

~

~

~

~

~

~

8

01000

0

~

0

~

0

~

0

0

9

01001

0

~

0

~

0

1

0

0

10

01010

0

~

~

0

0

~

1

1

11

01011

1

0

0

1

0

1

0

1

12

01100

~

0

0

~

0

~

0

1

13

01101

~

~

~

~

~

~

~

~

14

01110

~

~

~

~

~

~

~

~

15

01111

~

~

~

~

~

~

~

~

16

10000

0

~

0

~

1

0

0

0

17

10001

0

~

0

~

~

0

0

0

18

10010

0

~

~

0

0

~

1

0

19

10011

0

~

~

0

~

0

1

1

20

10100

0

1

1

0

1

0

1

1

21

10101

~

0

0

~

~

0

0

0

22

10110

~

~

~

~

~

~

~

~

23

10111

~

~

~

~

~

~

~

~

24

11000

0

~

1

0

0

~

0

1

25

11001

0

~

1

0

~

0

0

0

26

11010

0

~

~

0

0

~

0

1

27

11011

0

~

~

0

~

0

0

0

28

11100

~

0

0

~

0

~

1

1

29

11101

~

0

0

~

0

1

1

1

30

11110

~

~

~

~

~

~

~

~

31

11111

~

~

~

~

~

~

~

~

2.6.2 Минимизация функций переключения и выходов

Минимизация функций переключения и выходов триггера методом карт Карно представлена на рис. 9, а и 9, б.

Выделяются максимальные контуры каждой из функций переключения и выходов. Далее функция записывается в виде: дизъюнкция конъюнкций переменных, входящих в контур.

Рис. 9. Карты Карно

Рис. 10. Карты Карно

Выпишем полученные функции:

2.7 Функциональная схема автомата

Построение структурной схемы автомата (рис. 10) осуществляется по результатам минимизаций функций по картам Карно. Схема состоит из четырех блоков: синхроимпульс микросхема кодирование

1) СС - схема синхронизации, обеспечивает синхронизацию поступления входных сигналов;

2) ЛП - логический преобразователь, реализует функции включения внутренних элементов памяти;

3) БП - блок памяти, производит задержку сигналов Y на время t, для чего используется RS-триггер;

4) ВП - выходной преобразователь, реализует выходные функции Z.

Схема реализуется на RS-триггерах. RS триггер имеет три входа: R, S, C. Вход S служит для установки триггера в состояние 1, вход R - для установки в состояние 0. При этом одновременная подача сигналов на оба входа триггера запрещена (R=0, S=0). Вход C служит для синхронизации работы триггеров.

Рис. 11. Схема синхронного автомата на RS-триггерах

2.8 Реализация автомата на микросхемах

2.8.1 Выбор типа микросхем

Для реализации автомата были выбраны интегральные микросхемы серии К555, с типом логики ТТЛШ.

2.8.2 Реализация функций алгебры логики на микросхемах

На рисунках 11 и 12 представлены выбранные микросхемы, реализующие все входящие в автомат функции алгебры логики, в таблице 11 - спецификация микросхем.

Таблица 11 Спецификация микросхем

Номер строки

Наименование

Обозначение на схеме

Реализуемая функция

Количество

1

К555ЛИ1

DD1

4 логических элемента

2

2

К555ЛИ3

DD2

3 логических элемента

5

3

К555ЛИ6

DD3

2 логических элемента

3

4

К555ЛН1

DD4

6 логических элементов НЕ

2

5

К555ЛЛ1

DD5

4 логических элемента 2ИЛИ

4

6

К555ТВ9

DD6

Сдвоенный JK-триггер

4

7

К555ТЛ2

DD7

Генератор

1

Рис. 12. Генератор

Рис. 13. Микросхемы

2.8.3 Принципиальная схема автомата на микросхемах

Принципиальная схема автомата представлена на рисунке 14.

Рис. 14. Реализация синхронного автомата на микросхемах

3. Состав курсового проекта

Курсовой проект должен содержать следующие разделы.

Введение.

1. Описание автомата по исходным данным.

2. Построение графа переходов и первичной таблицы переходов (ТП).

3. Объединение строк таблицы переходов.

3.1. Нахождение максимального подмножества совместимых строк (МПСС ТП).

3.2. Составление таблицы включений.

3.3. Решение задачи покрытия.

3.4. Нахождение минимального множества таблицы покрытия.

3.5. Построение минимизированной таблицы переходов.

3.6. Перенумерация строк минимизированной ТП.

4. Блок-схема синхронного автомата.

5. Кодирование строк таблицы переходов.

5.1. Определение необходимого числа элементов памяти.

5.2. Кодированные таблица переходов и таблица выходов.

6. Реализация автомата в базисе {И, ИЛИ, НЕ, Триггер}.

6.1. Таблицы истинности управления триггерами по входам YS и YR и выходных функций z1, z2.

6.2. Карты Карно и минимизированные ФАЛ.

6.3. Функциональная схема автомата.

7. Реализация автомата на микросхемах.

7.1. Выбор типа микросхем.

7.2. Реализация функций алгебры логики на микросхемах.

7.3. Принципиальная схема автомата на микросхемах.

7.4. Спецификация микросхем.

Список использованной литературы.

4. Варианты заданий

Список использованной литературы

1. Сапожников Вл. В. «Теория дискретных устройств железнодорожной автоматики, телемеханики и связи» / Вл. В. Сапожников, В. В. Сапожников, Ю. А. Кравцов. - М. : УМК МПС РФ, 2001. - 312 с.

2. Тарабрин Б. В. «Интегральные микросхемы: справочник» / Б. В. Тарабрин, Л. Р. Лунин, Ю. Н. Смирнов и др. 2-е изд., испр.- М. : Энергоатомиздат, 1983. - 528 с.

Учебное издание

СИНТЕЗ СИНХРОННЫХ АВТОМАТОВ ПО ЗАДАННОЙ ВРЕМЕННОЙ ВХОД-ВЫХОДНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ

Учебное пособие

Сапожников Валерий Владимирович,

Сапожников Владимир Владимирович,

Ефанов Дмитрий Викторович

Редактор и корректор Н. В. Фролова

Компьютерная верстка Л. А. Каратановой

План 2009 г., № 62

Подписано в печать с оригинал-макета

Формат 6084 1/16. Бумага для множ. апп. Печать офсетная.

Усл. печ. л. 1,81. Тираж 300 экз.

Заказ

Петербургский государственный университет путей сообщения.

190031, СПб., Московский пр., 9.

Типография ПГУПС. 190031, СПб., Московский пр., 9.

Размещено на Allbest.ru


Подобные документы

  • Нахождение списка максимальных классов совместимости, минимального замкнутого покрытия. Составление списка простых классов совместимости, таблицы переходов и выходов минимального автомата. Обзор получения логических функций выходов конечного автомата.

    контрольная работа [1,2 M], добавлен 23.06.2012

  • Проектирование цифровых автоматов Мили и Мура с памятью в булевом базисе по заданной ГСА. Составление частично структурированной таблицы переходов-выходов. Построение функций выходов, логической схемы автомата. Особенности его экспериментальной проверки.

    курсовая работа [628,7 K], добавлен 14.07.2012

  • Алгоритм работы автомата Мили в табличном виде. Графический способ задания автомата. Синтез автомата Мили на Т-триггерах. Кодирование состояний автомата. Таблицы кодирования входных и выходных сигналов. Таблица переходов и выходов абстрактного автомата.

    курсовая работа [24,7 K], добавлен 01.04.2010

  • Принципы организации управляющих автоматов. Разработка и проектирование автомата с жесткой и программируемой логикой. Разработка таблицы прошивки ПЗУ для УА с естественной адресацией микрокоманд. Структурный и абстрактный синтез управляющего автомата.

    курсовая работа [508,5 K], добавлен 16.03.2011

  • Построение графа синтезируемого автомата. Определение количества элементов памяти. Составление таблицы переходов, выходов и возбуждения конечного автомата. Переход от исходного автомата Мили к эквивалентному автомату Мура. Алгоритмы вычисления функций.

    курсовая работа [714,7 K], добавлен 21.05.2013

  • Расчет схемы цифрового автомата, функционирующего в соответствии с заданным алгоритмом. Кодирование состояний. Составление таблицы функционирования комбинационного узла автомата. Запись логических выражений. Описание выбранного дешифратора и триггера.

    курсовая работа [423,4 K], добавлен 18.04.2011

  • Структурная схема и синтез цифрового автомата. Построение алгоритма, графа и таблицы его функционирования в микрокомандах. Кодирование состояний автомата. Функции возбуждения триггеров и формирования управляющих сигналов. Схема управляющего устройства.

    курсовая работа [789,4 K], добавлен 25.11.2010

  • Управляющий автомат и его связь с операционным автоматом. Разработка алгоритма работы управляющего автомата. Построение кодированной ПТП, синтез функций возбуждения и выходов. Реализация управляющего автомата с жесткой логикой на заданной элементной базе.

    курсовая работа [57,9 K], добавлен 29.12.2011

  • Проектирование конечного автомата, заданного оператором соответствия, с использованием канонического метода структурного синтеза автоматов. Тактирование от генератора синхронизирующих импульсов для устранения гонок в функциональной схеме автомата Мили.

    курсовая работа [1,6 M], добавлен 22.10.2012

  • Синтез цифровых схем, выбор элементной базы и анализ принципов построения управляющих автоматов с жесткой логикой. Граф-схемы алгоритмов умножения и деления чисел. Создание управляющего автомата типа Мили; выбор триггера, кодирование сигналов автомата.

    курсовая работа [1,8 M], добавлен 18.09.2012

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.