Главная
Коллекция "Otherreferats"
Коммуникации, связь, цифровые приборы и радиоэлектроника
Синтез типовых комбинационных систем
Синтез типовых комбинационных систем
Изучение методов синтеза сложных практических комбинационных схем на основании словесного описания их работы. Структура типовых комбинационных блоков. Минимизация выходных функций по картам Карно. Построение принципиальной схемы в заданном базисе.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | методичка |
| Язык | русский |
| Дата добавления | 19.11.2017 |
| Размер файла | 664,1 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
2
1
Федеральное агентство железнодорожного транспорта
Федеральное государственное образовательное учреждение
высшего профессионального образования
«петербургский государственный университет путей сообщения»
Кафедра «Автоматика и телемеханика на железных дорогах»
Методические указания по курсу
«Теория дискретных устройств» №2
СИНТЕЗ ТИПОВЫХ КОМБИНАЦИОННЫХ СХЕМ
САНКТ-ПЕТЕРБУРГ ПГУПС 2011
1. Цель работы
Изучение методов синтеза сложных практических комбинационных схем на основании словесного описания их работы.
2. Основные понятия
2.1 Структура типовых комбинационных блоков
Дискретные устройства в качестве составных частей входят в различные системы управления, которые используются во всех областях техники [1], [2].
В настоящее время сложность дискретных устройств настолько велика, что для успешного их синтеза целесообразно делить устройство на части (функциональные блоки). Разбиение на функциональные блоки ведется с тем расчетом, чтобы реализуемые каждым блоком функции были несложными, однозначно определенными и по возможности легко контролируемыми, что упрощает построение всего устройства в целом, а также облегчает его эксплуатацию (замену блоков, обнаружение неисправностей, контроль функционирования и т. п.).
Необходимость разбиения на блоки вытекает также из того факта, что в дискретных устройствах самого разного назначения некоторые блоки часто повторяются и в 50-90% случаев это позволяет собрать произвольное устройство из нескольких десятков так называемых типовых блоков со стандартными функциями.
Наиболее часто повторяющимися в сложных дискретных устройствах функциональными блоками комбинационного типа являются: преобразователи кодов, коммутаторы, сумматоры, компараторы и различного рода контрольные схемы (рис. 1).
Каждый из этих блоков может быть реализован в различных вариантах в соответствии с разными заданиями (описаниями работы). Описание всех применяемых схемных решений невозможно выполнить из-за большого числа вариантов, отличающихся и видом преобразуемой информации, и характером ее представления, и используемой для реализации элементной базой. Поэтому на практике целесообразно иметь наиболее часто используемые функциональные блоки, а их модификации получать путем применения специальных методов синтеза, которые будут описаны ниже.
Рис. 1 Основные функциональные блоки
Рассмотрим назначение основных типовых функциональных блоков.
2.2 Типовые функциональные блоки
2.2.1 Преобразователи кодов
Преобразователями кодов называются устройства, служащие для перевода n-элементного параллельного кода на входе в m-элементный параллельный код на выходе (рис. 2). Частным случаем преобразователей кодов являются шифраторы и дешифраторы.
Рис. 2 Преобразователь кодов
Шифратором (кодером) называется устройство, преобразующее сигнал логической 1 на одном из входов в соответствующую кодовую комбинацию на выходах. Другими словами, шифраторы преобразуют код с постоянным весом «1 из n» в произвольный код на выходе. На рис. 3 представлен шифратор для представления десятичных чисел в двоичной системе счисления. Его работа описывается таблицей истинности, представленной ниже (табл. 1). Каждому десятичному числу ставится в соответствие двоичный эквивалент.
Рис. 3 Шифратор для представления десятичных чисел в двоичной системе счисления
Таблица 1
Таблица истинности
|
Десятичное число |
Двоичное число |
||||
|
0 |
1 |
2 |
3 |
||
|
0 |
0 |
0 |
0 |
0 |
|
|
1 |
0 |
0 |
0 |
1 |
|
|
2 |
0 |
0 |
1 |
0 |
|
|
3 |
0 |
0 |
1 |
1 |
|
|
4 |
0 |
1 |
0 |
0 |
|
|
5 |
0 |
1 |
0 |
1 |
|
|
6 |
0 |
1 |
1 |
0 |
|
|
7 |
0 |
1 |
1 |
1 |
|
|
8 |
1 |
0 |
0 |
0 |
|
|
9 |
1 |
0 |
0 |
1 |
|
|
10 |
1 |
0 |
1 |
0 |
|
|
11 |
1 |
0 |
1 |
1 |
|
|
12 |
1 |
1 |
0 |
0 |
|
|
13 |
1 |
1 |
0 |
1 |
|
|
14 |
1 |
1 |
1 |
0 |
|
|
15 |
1 |
1 |
1 |
1 |
Дешифраторами (декодерами) называются устройства, распознающие различные кодовые комбинации, они, соответственно, преобразуют произвольный код на входе в выходной код с постоянным весом «1 из m». Примером дешифратора может служить устройство преобразования двоичных чисел в десятичные (рис. 4). Сигнал будет передаваться на тот выход zi, двоичный номер которого представлен на входах xj.
Рис. 4 Дешифратор для представления двоичных чисел в десятичной системе счисления
Преобразователи кодов, не являющиеся шифраторами или дешифраторами, иногда называют трансляторами кодов (или, собственно, преобразователями кодов). Примером транслятора может служить схема, преобразующая натуральный двоичный код в код Грея (т. е. в код, каждая комбинация которого отличается от предыдущей значением только одного разряда).
К специальному типу преобразователей кодов относятся дополняющие устройства, предназначенные для вычисления дополнений поступающего входного числа (широко используются в вычислительной технике).
2.2.2 Коммутаторы
Устройства, называемые коммутаторами, служат для избирательного переключения сигналов и делятся на две группы: мультиплексоры и демультиплексоры.
Мультиплексоры (коллекторы) представляют собой устройства с одним выходом Q, k управляющими входами Ai и n информационными входами (). Указанные устройства передают сигнал с того информационного входа, двоичный номер которого присутствует на адресных входах. На рис. 5 приведен мультиплексор с двумя адресными входами. Предположим, что на информационных входах D присутствует входной вектор {0 0 1 0}, при подаче на адресные входы A вектора {1 0} на выход Z будет передаваться значение с входа D2: Z=1.
Рис. 5 Мультиплексор с двумя адресными входами
Устройства, выполняющие противоположные мультиплексору функции, носят название демультиплексоры (селекторы, распределители). При этом значение на информационном входе D передается на тот выход Zi, двоичный номер которого указан на адресных входах A. На рис. 6 приведен демультиплексор с двумя адресными входами. Предположим, что на информационном входе D присутствует сигнал логической 1, при подаче на адресные входы A вектора {1 0} на выход Z2 будет передаваться значение с входа D: Z2=1.
Рис. 6 Демультиплексор с двумя адресными входами
2.2.3 Сумматоры
Сумматоры предназначены для выполнения арифметических и логических операций над числами, представленными в двоичном, двоично-десятичном и других кодах. В зависимости от разрядности этих чисел сумматоры делятся на одноразрядные и многоразрядные.
Одноразрядный сумматор (рис. 7) имеет три входа: , , . На выходах одноразрядного сумматора формируется сумма S и перенос C, на которых реализуются следующие функции:
Рис. 7 Одноразрядный сумматор
2.2.4 Компараторы
Компараторами называются устройства, предназначенные для сравнения чисел с целью проверки следующих соотношений:
Очевидно, что компараторы первого и второго типов являются частным случаем компаратора третьего типа.
2.2.5 Контрольные схемы
Контрольные схемы представляют собой широкий класс комбинационных схем, служащих для проверки передаваемой или принимаемой закодированной информации в системах связи либо для проверки правильности функционирования сложных многотактных устройств.
В последнем случае схемы контроля дополняют основное дискретное устройство с целью фиксации правильности его работы.
Зачастую в качестве схем контроля выступают устройства, называемые тестерами [2]. Тестер предназначен для установления факта принадлежности принимаемого кодового вектора некоторому рассматриваемому коду.
2.2.6 Методика синтеза типовых функциональных блоков
Методика синтеза всех перечисленных выше типовых блоков едина и состоит из следующих основных этапов:
- словесное описание работы блока;
- построение таблицы истинности;
- вычисление выходных функций;
- минимизация выходных функций;
- реализация блока в заданном элементном базисе.
3. Методика выполнения работы
1. Ознакомиться с разделом 2 данных методических указаний.
2. Получить вариант у преподавателя.
3. Согласно словесному описанию работы блока, построить таблицу истинности.
4. Записать функции выходов (либо в виде ДСНФ, либо в виде КСНФ).
5. Выполнить минимизацию по картам Карно.
6. Построить принципиальную схему в заданном элементном базисе.
4. Пример выполнения работы
4.1 Исходные данные
Произвести синтез тестера для кода с постоянным весом «2 из 5».
Словесное описание: тестер имеет пять входов x1, x2, x3, x4, x5 и два выхода z1, z2. На входы тестера поступают кодовые векторы {x1 x2 x3 x4 x5}. На выходах тестера формируются парафазные сигналы {0 1} и {1 0} в случае, если на входах присутствует кодовый вектор кода с постоянным весом «2 из 5» (т. е. кодовый вектор, содержащий две единицы и три нуля, например: {0 0 1 1 0}).
Кодовые векторы под номерами 0,1, 22-31 не подаются, значение выходных функций при этом не определено.
Описанное выше устройство представлено на рис. 8.
Рис. 8 Тестер кода «2 из 5»
4.2 Построение таблицы истинности
Таблица истинности имеет число столбцов, равное сумме входов и выходов и 2n строк, где n - число входов. В нашем случае число строк таблицы истинности равно 25 = 32. Каждая строка таблицы истинности соответствует одному из входных наборов, причем десятичному номеру строки соответствует двоичный набор входных переменных.
Построенная согласно заданию таблица истинности (табл. 2) имеет 8 столбцов (1 столбец с десятичными номерами строк, 5 столбцов, соответствующих значениям входных переменных xi, и 2 столбца выходных данных).
Таблица 2
Таблица истинности, составленная по словесному описанию
|
№ |
x1 |
x2 |
x3 |
x4 |
x5 |
z1 |
z2 |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
~ |
~ |
|
|
1 |
0 |
0 |
0 |
0 |
1 |
~ |
~ |
|
|
2 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
|
3 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
|
|
4 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
|
|
5 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
|
|
6 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
|
|
7 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
|
|
8 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
|
|
9 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
|
|
10 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
|
|
11 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
|
|
12 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
|
|
13 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
|
|
14 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
|
|
15 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
|
|
16 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
17 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
|
|
18 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
|
|
19 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
|
|
20 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
|
|
21 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
|
|
22 |
1 |
0 |
1 |
1 |
0 |
~ |
~ |
|
|
23 |
1 |
0 |
1 |
1 |
1 |
~ |
~ |
|
|
24 |
1 |
1 |
0 |
0 |
0 |
~ |
~ |
|
|
25 |
1 |
1 |
0 |
0 |
1 |
~ |
~ |
|
|
26 |
1 |
1 |
0 |
1 |
0 |
~ |
~ |
|
|
27 |
1 |
1 |
0 |
1 |
1 |
~ |
~ |
|
|
28 |
1 |
1 |
1 |
0 |
0 |
~ |
~ |
|
|
29 |
1 |
1 |
1 |
0 |
1 |
~ |
~ |
|
|
30 |
1 |
1 |
1 |
1 |
0 |
~ |
~ |
|
|
31 |
1 |
1 |
1 |
1 |
1 |
~ |
~ |
При составлении таблицы истинности использовались следующие утверждения: если входной набор содержит две единицы - выходным данным присваиваются значения {0 1} или {1 0} (произвольным образом), если входной набор содержит меньше либо больше двух единиц - выходным данным присваиваются значения {0 0} или {1 1} (также произвольным образом).
Следует упомянуть об одной особенности работы дискретных устройств: в случае, если какие-нибудь входные наборы не подаются, их значения принимаются безразличными (либо 0, либо 1), а в строке с указанным входным набором проставляется знак «~». При минимизации безразличные состояния учитываются, что позволяет получить более простые функции [1].
4.3 Запись функций выходов
Выходные функции могут быть вычислены как по разрешенным наборам, на которых выходные функции равны 1 (в виде ДСНФ), так и по запрещенным наборам, на которых выходные функции равны 0 (в виде КСНФ). Выбор формы не влияет на конечный результат, однако может упростить процедуру вычислений. К примеру, если разрешенных наборов меньше, то проще производить вычисление в виде ДСНФ:
4.4 Минимизация по картам Карно
В случае, если функция алгебры логики определена не полностью, т. е. в таблице истинности содержатся так называемые безразличные состояния, минимизация проводится с учетом данных состояний. Ввиду недостижимости таких состояний при нормальной работе схемы им можно поставить в соответствие любое значение: либо 0, либо 1. Для получения более простой функции целесообразно безразличным состояниям задавать такие значения, при которых в карте Карно получаются контуры с максимально возможным числом клеток. Минимизация по картам Карно представлена на рис. 9.
Выпишем полученные в результате минимизации функции выходов:
Рис. 9 Минимизация выходных функций по картам Карно
4.5 Построение принципиальной схемы в заданном базисе
комбинационный схема курно синтез
Схема тестера в базисе {И, ИЛИ, НЕ} представлена на рис. 10.
Рис. 10 Схема тестера в базисе {И, ИЛИ, НЕ}
5. Варианты заданий
1. Произвести синтез мультиплексора с трех входов x0, x1 и x2 на выход y.
Словесное описание: мультиплексор имеет три информационных входа x0, x1, и x2, два адресных входа a1, a2 и один выход y. Сигнал на выходе y будет подаваться с того входа xi, двоичный номер которого будет подан на адресные входы a1 и a2.
2. Произвести синтез демультиплексора со входа x на три выхода y0, y1 и y2.
Словесное описание: демультиплексор имеет информационный вход x, два адресных входа a1, a2 и три выхода y0, y1, y2. Сигнал со входа x будет подаваться на тот выход yi, двоичный номер которого будет подан на адресные входы a1 и a2.
3. Произвести синтез преобразователя кода из двоичного в двоично-десятичный.
Словесное описание: преобразователь имеет четыре входа x1, x2, x3, x4, соответствующие разрядам двоичного кода, и пять выходов y1, y2, y3, y4, y5, соответствующих разрядам кода двоично-десятичного. На вход преобразователя поступают комбинации двоичного кода {0,1…,15}, которым на выходе соответствуют комбинации двоично-десятичного кода. Двоично-десятичным кодом называется код, каждый десятичный разряд которого представляется двоичным кодом. Например: десятичное число 29 в двоично-десятичном коде имеет вид:
21 20 23 22 21 20
1 0 1 0 0 1
4. Произвести синтез параллельного одноразрядного сумматора двоичных чисел А и В.
Словесное описание: одноразрядный сумматор имеет три входа: Аi - первый информационный вход, Bi - второй информационный вход, Пi-1 - вход переноса из предыдущего разряда; два выхода: Сi - информационный (суммирующий) выход, Пi - выход переноса в последующий разряд. Алгоритм функционирования сумматора состоит в следующем: если на его входах имеется нечетное число нулей, то на суммирующем выходе также появляется сигнал «0», в остальных случаях Сi = 1; если число единиц на входах сумматора больше или равно двум, то на выходе переноса Пi появляется сигнал «1», в остальных случаях Пi = 0.
5. Произвести синтез схемы сравнения двухразрядных двоичных чисел А и В.
Словесное описание: схема сравнения имеет четыре входа и два выхода. Входы а1 и а2 соответствуют двум разрядам числа А, входы b1 и b2 - двум разрядам числа В. На выходе FА > B появляется сигнал 1, если А > В. На выходе FA < B появляется сигнал 1, если А < В. Понятия «больше» и «меньше» в двоичной и десятичной системах счисления совпадают.
6. Произвести синтез контрольной схемы (КС) для кода «1 из 4» и «3 из 4».
Словесное описание: КС имеет четыре входа: x1, x2, x3, x4, на которые поступают комбинации четырехразрядного двоичного кода, и два выхода: y1, y2. При поступлении на вход КС комбинаций кода «1 из 4» (каждая комбинация которого содержит одну единицу и три нуля) на выходе y1 появляется сигнал «1», на y2 - сигнал «0». При поступлении на вход КС комбинаций кода «3 из 4» (каждая комбинация которого содержит три единицы и один ноль) y1 = 0, y2 = 1. Остальные кодовые комбинации на вход не подаются, и значение выходов y1, y2 при этом безразлично.
7. Произвести синтез контрольной схемы (КС) для кода с постоянным весом (т. е. кода, каждая комбинация которого имеет одинаковое число единиц и нулей).
Словесное описание: КС имеет четыре входа: x1, x2, x3, x4, на которые поступают любые комбинации четырехразрядного двоичного кода, и три выхода: y1, y2, y3. При поступлении на вход КС кода «1 из 4» (т. е. кода, каждая комбинация которого имеет только одну единицу и три нуля) значение выхода y1 = 1, y2 = y3 = 0. При поступлении на вход КС комбинаций кода «2 из 4» (две единицы и два нуля) значение выхода y2 = 1, y1 = y3 = 0. При поступлении на вход КС комбинации кода «3 из 4» (три единицы и один ноль) значения выходов y3 = 1, y1 = y2 = 0. Комбинации {0,15} двоичного кода на вход КС не подаются, и значение y1, y2, y3 при этом безразлично.
8. Произвести синтез контрольной схемы (КС) для кодов «1 из 5» и «4 из 5» (т. е. кодов, каждая комбинация которых имеет одну единицу или четыре единицы соответственно).
Словесное описание: КС имеет пять входов: x1, x2, x3, x4, x5, на которые поступают комбинации пятиразрядного двоичного кода, и два выхода: y1, y2. При поступлении на вход КС комбинаций кода «1 из 5» значения выходов y1 = 1, y2 = 0. При поступлении на вход КС комбинаций кода «4 из 5» значения выходов y1 = 0, y2 = 1. Комбинации, не принадлежащие кодам «1 из 5» и «4 из 5», на вход КС не подаются, и значение выходов y1, y2 при этом безразлично.
9. Произвести синтез контрольной схемы (КС) для кода с проверкой на четность и нечетность (т. е. кода, каждая комбинация которого имеет четное или нечетное число единиц).
Словесное описание: КС имеет четыре входа: x1, x2, x3, x4, на которые поступают любые комбинации четырехразрядного двоичного кода, и два выхода: y1, y2. При поступлении на вход КС комбинации с проверкой на четность (комбинация 0000 также принадлежит данному коду) значения выходов y1 = 1, y2 = 0. При поступлении на вход КС комбинаций кода с проверкой на нечетность значения выходов y2 = 1, y1 = 0.
10. Произвести синтез тестера для кода с постоянным весом «2 из 4».
Словесное описание: тестер имеет четыре входа x1, x2, x3, x4 и два выхода z1, z2. На входы тестера поступают кодовые векторы {x1 x2 x3 x4}. На выходах тестера формируются парафазные сигналы {0 1} и {1 0} в случае, если на входах присутствует кодовый вектор кода с постоянным весом «2 из 4» (т. е. кодовый вектор, содержащий две единицы и два нуля, например: {0 0 1 1}).
11. Произвести синтез тестера для кода с постоянным весом «3 из 5».
Словесное описание: тестер имеет пять входов x1, x2, x3, x4, x5 и два выхода z1, z2. На входы тестера поступают кодовые векторы {x1 x2 x3 x4 x5}. На выходах тестера формируются парафазные сигналы {0 1} и {1 0} в случае, если на входах присутствует кодовый вектор кода с постоянным весом «3 из 5» (т. е. кодовый вектор, содержащий три единицы и два нуля, например: {0 1 1 1 0}).
Кодовые векторы под номерами 24-31 не подаются, значение выходных функций при этом не определено.
12. Произвести синтез генератора тестера кода с суммированием (7, 4).
Словесное описание: генератор тестера имеет четыре входа x1, x2, x3, x4 и три выхода z1, z2, z3. На входы генератора поступают кодовые векторы {x1 x2 x3 x4}. На выходах генератора формируются кодовые векторы {z1 z2 z3} по следующему правилу: вектор {z1 z2 z3} содержит двоичный эквивалент десятичного числа единиц во входном векторе {x1 x2 x3 x4}. Например, входному вектору {x1 x2 x3 x4} = {0 1 0 1} будет соответствовать выходной вектор {z1 z2 z3} = {0 1 0}.
13. Произвести синтез устройства, формирующего самодвойственный сигнал.
Словесное описание: устройство имеет пять входов x1, x2, x3, x4, x5 и один выход z. На входы устройства поступают кодовые векторы {x1 x2 x3 x4}. На выходе устройства формируется самодвойственный сигнал - функция, у которой значения на противоположных наборах являются инвертированными. Примером служит функция от трех переменных, заданная таблицей истинности (табл. 3).
Таблица 3
Пример задания самодвойственной функции
|
Десятичное число |
x1 |
x2 |
x3 |
f |
|
|
0 |
0 |
0 |
0 |
1 |
|
|
1 |
0 |
0 |
1 |
1 |
|
|
2 |
0 |
1 |
0 |
0 |
|
|
3 |
0 |
1 |
1 |
1 |
|
|
4 |
1 |
0 |
0 |
0 |
|
|
5 |
1 |
0 |
1 |
1 |
|
|
6 |
1 |
1 |
0 |
0 |
|
|
7 |
1 |
1 |
1 |
0 |
14. Произвести синтез схемы контроля четности.
Словесное описание: устройство имеет четыре входа x1, x2, x3, x4 и один выход z. На входы устройства поступают кодовые векторы {x1 x2 x3 x4}. Выход устройства описывает сумму по модулю 2 входных переменных x1, x2, x3, x4.
При этом правила суммирования задаются таблицей истинности (табл. 4) функции сложения по модулю 2 (функции неравнозначности).
Таблица 4
Функция неравнозначности
|
Десятичное число |
x1 |
x2 |
f |
|
|
0 |
0 |
0 |
0 |
|
|
1 |
0 |
1 |
1 |
|
|
2 |
1 |
0 |
1 |
|
|
3 |
1 |
1 |
0 |
Кодовые векторы под номерами 0-3 не подаются, значение выходной функции при этом не определено.
15. Произвести синтез тестера кода с суммированием (5, 3).
Словесное описание: устройство имеет пять входов: x1, x2, x3 - соответствующие информационным разрядам, и y1, y2 - соответствующие контрольным разрядам, а также два выхода z1, z2. На входы устройства поступают кодовые векторы {x1 x2 x3 y1 y2}. При поступлении комбинаций кода с суммированием на выходах формируются парафазные сигналы {0 1} и {1 0} (напомним, в коде с суммированием контрольные разряды принимают значения, соответствующие двоичному эквиваленту числа единиц в информационном векторе, например: {0 0 1 0 1}).
Кодовые векторы под номерами 1-8, 19-21, 27-29 не подаются, значение выходных функций при этом не определено.
16. Произвести синтез комбинационной схемы.
Словесное описание: устройство имеет четыре входа x1, x2, x3, x4 и два выхода z1, z2. На входы устройства поступают кодовые векторы {x1 x2 x3 x4}. При поступлении комбинаций кода с постоянным весом «1 из 4» (каждая комбинация которого содержит одну единицу и три нуля) выходной вектор принимает следующее значение: {0 1}. В случае присутствия на входе комбинаций кода с суммированием (4,2) выходной вектор принимает значение {1 0} (напомним, что код с суммированием в контрольном векторе содержит двоичный эквивалент числа единиц в информационном векторе, например: {1 1 1 0}). При поступлении комбинаций кода с постоянным весом «3 из 4» (каждая комбинация которого содержит три единицы и один нуль) выходной вектор содержит два нуля: {0 0}. При подаче остальных комбинаций значения выходов z1 и z2 безразличны.
17. Произвести синтез комбинационной схемы.
Словесное описание: устройство имеет четыре входа x1, x2, x3, x4 и два выхода z1, z2. На входы устройства поступают кодовые векторы {x1 x2 x3 x4}. При поступлении комбинаций кода с повторением (т. е. когда x1 = x3, x2 = x4) значение выходного вектора следующее: {0 1}. При поступлении комбинаций кода Бауэра (т. е. когда , ) значение выходного вектора следующее: {1 0}.
Комбинации 7, 8, 1, 14 не подаются, при этом значения выходов z1 и z2 безразличны. На остальных наборах z1 = z2 = 0.
18. Произвести синтез преобразователя двоичного кода в код Грея.
Словесное описание: преобразователь имеет четыре входа x1, x2, x3, x4 и четыре выхода z1, z2, z3, z4. На входы преобразователя поступают кодовые векторы {x1 x2 x3 x4}. На выходах преобразователя формируются кодовые векторы {z1 z2 z3 z4}, причем входной последовательности {0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15} соответствует следующая выходная последовательность: {0, 1, 3, 2, 6, 7, 5, 4, 12, 13, 15, 14, 10, 11, 9, 8}.
19. Произвести синтез контрольной схемы (КС) для кода «2 из 5».
Словесное описание: КС имеет пять входов: x1, x2, x3, x4, x5, соответствующих разрядам кода «2 из 5» (т. е. кода, каждая комбинация которого имеет только две единицы и три нуля) и один выход y. На вход КС поступают комбинации {3, 5, 6, 9, 10, 12, 17, 18, 20, 24} кода «2 из 5», при этом на выходе y КC сигнал равен 1. При поступлении на вход КС комбинаций {11, 13, 14, 15, 19, 21, 22, 23, 27, 29, 30, 31}, не принадлежащих коду «2 из 5», y = 0. Остальные кодовые комбинации на вход не подаются, и значение выхода y при этом безразлично.
20. Произвести синтез преобразователя обыкновенного кода в код «с избытком 3».
Словесное описание: преобразователь имеет четыре входа: x1, x2, x3, x4, соответствующих разрядам двоичного кода, и четыре выхода: y1, y2, y3, y4, соответствующих разрядам кода «с избытком 3». Десятичный эквивалент любой комбинации кода «с избытком 3» больше десятичного эквивалента поставленной ему в соответствие комбинации обыкновенного кода на 3. На вход преобразователя поступают комбинации обыкновенного кода {0, 1, 2, 3, 4, 5, 6, 7, 8, 9}, которым соответствуют комбинации кода «с избытком 3» {3, 4, 5, 6, 7, 8, 9, 10, 11, 12}. Неиспользованные комбинации обыкновенного кода {10, 11, 12, 13,14, 15} на вход преобразователя не подаются.
21. Произвести синтез преобразователя кода из кода «1 из 3» в код «2 из 4».
Словесное описание: преобразователь имеет три входа: x1, x2, x3, соответствующих разрядам кода «1 из 3» (т. е. кода, каждая комбинация которого имеет одну единицу и два нуля) и четыре выхода: y1, y2, y3, y4, соответствующих разрядам кода «2 из 4» (т. е. кода, каждая комбинация которого имеет две единицы и два нуля). На вход преобразователя поступают комбинации кода «1 из 3»: {1, 2, 4}, которым соответствуют комбинации кода «2 из 4»: {12, 10, 9}. Предполагается, что комбинации {0, 3, 5, 6, 7} на вход преобразователя не подаются.
22. Произвести синтез контрольной схемы (КС) для кода «3 из 5».
Словесное описание: КС имеет пять входов: x1, x2, x3, x4, x5, соответствующих разрядам кода «3 из 5» (т. е. кода, каждая комбинация которого имеет только три единицы и два нуля) и один выход y. На вход КС поступают комбинации {7, 11, 13, 14, 19, 21, 22, 26, 28} кода «3 из 5», при этом на выходе y КC сигнал равен 1. При поступлении на вход КС комбинаций {0, 1, 2, 4, 8, 9, 10, 12, 16, 17, 18, 20}, не принадлежащих коду «3 из 5», y = 0. Остальные кодовые комбинации на вход не подаются, и значение выхода y при этом безразлично.
23. Произвести синтез преобразователя из натурального двоичного в код с постоянным весом «2 из 5».
Словесное описание: преобразователь имеет четыре входа: x1, x2, x3, x4, соответствующих разрядам двоичного кода, и пять выходов: y1, y2, y3, y4, y5, соответствующих разрядам кода «2 из 5» (т. е. кода, каждая комбинация которого имеет только две единицы и три нуля).
Зависимость выходных комбинаций кода «2 из 5» от входных комбинаций натурального двоичного кода представлена в табл. 5. Предполагается, что неиспользуемые комбинации натурального двоичного кода на вход преобразователя не подаются и значения выходов при этом безразличны.
Таблица 5
Зависимость комбинаций кода с постоянным весом «2 из 5» от входных комбинаций
|
Номер варианта |
Входные комбинации натурального двоичного кода |
Выходные комбинации кода «2 из 5» |
Неиспользованные входные комбинации двоичного натурального кода |
|
|
1 |
0,1,2,3,4,5,6,7,8,9 |
3,5,9,17,6,10,18,12,20,24 |
10,11,12,13,14,15 |
|
|
2 |
0,1,4,5,8,9,10,11,14,15 |
3,9,6,18,5,17,10,24,20,12 |
2,3,6,7,12,13 |
|
|
3 |
6,7,8,9,10,11,12,13,14,15 |
24,20,12,18,10,6,17,9,5,3 |
0,1,2,3,4,5 |
|
|
4 |
0,1,2,3,4,11,12,13,14,15 |
5,17,10,12,24,3,9,6,18,20 |
5,6,7,8,9,10 |
24. Произвести синтез преобразователя из натурального двоичного кода в код с проверкой на нечетность.
Словесное описание: преобразователь имеет четыре входа: x1, x2, x3, x4, соответствующих разрядам натурального двоичного кода, и пять выходов: y1, y2, y3, y4, y5, соответствующих разрядам кода с проверкой на нечетность (т. е. кода, каждая комбинация которого имеет нечетное число единиц). Предполагается, что неиспользуемые комбинации натурального двоичного кода на вход преобразователя не подаются (табл. 6) и значения выходов при этом безразличны.
Таблица 6
Зависимость комбинаций кода с проверкой на нечетность от входных комбинаций
|
Номер варианта |
Входные комбинации натурального двоичного кода |
Выходные комбинации кода с проверкойна нечетность |
Неиспользованные входные комбинации двоичногонатурального кода |
|
|
1 |
0,1,2,3,4,5,6,7,8,9 |
16,1,2,19,4,21,22,7,8,25 |
10,11,12,13,14,15 |
|
|
2 |
6,7,8,9,10,11,12,13,14,15 |
22,7,8,25,26,11,28,13,14,31 |
0,1,2,3,4,5 |
|
|
3 |
0,1,2,3,4,11,12,13,14,15 |
16.1,2,19,4,11,28,13,14,31 |
5,6,7,8,9,10 |
|
|
4 |
0,1,4,5,8,9,12,13,14,15 |
16,1,4,21,8,25,28,13,14,31 |
2,3,6,7,10,11 |
25. Произвести синтез преобразователя из натурального двоичного кода в код с проверкой на четность.
Словесное описание: преобразователь имеет четыре входа: x1, x2, x3, x4, соответствующих разрядам натурального двоичного кода, и пять выходов: y1, y2, y3, y4, y5, соответствующих разрядам кода с проверкой на четность (т. е. кода, каждая комбинация которого имеет четное число единиц).
Зависимость выходных комбинаций кода с проверкой на четность от входных комбинаций натурального двоичного кода представлена в таблице 7. Предполагается, что неиспользуемые комбинации натурального двоичного кода на вход преобразователя не подаются, значения выходов при этом безразличны.
Таблица 7
Зависимость комбинаций кода с проверкой на четность от входных комбинаций
|
Номер варианта |
Входные комбинации натурального двоичного кода |
Выходные комбинациикода с проверкойна четность |
Неиспользованные входные комбинации двоичногонатурального кода |
|
|
1 |
0,1,2,3,4,5,6,7,8,9 |
0,17,18,3,20,5,6,23,24,9 |
10,11,12,13,14,15 |
|
|
2 |
6,7,8,9,10,11,12,13,14,15 |
6,23.24,9,10,27,12,29,30,15 |
0,1,2,3,4,5 |
|
|
3 |
0,1,2,3,4,11,12,13,14,15 |
0,17,18,3,20,27,12,29,30,15 |
5,6,7,8,9,10 |
|
|
4 |
0,1,4,5,8,9,12,13,14,15 |
0,17,20,5,24,9,12,29,30,15 |
2,3,6,7,10,11 |
26. Произвести синтез преобразователя натурального двоичного кода в код с постоянным весом «3 из 5».
Словесное описание: преобразователь имеет четыре входа: x1, x2, x3, x4, соответствующих разрядам натурального двоичного кода, и пять выходов: y1, y2, y3, y4, y5, соответствующих разрядам кода с постоянным весом «3 из 5» (т. е. кода, каждая комбинация которого имеет три единицы и два нуля).
Зависимость выходных комбинаций кода «3 из 5» от входных комбинаций натурального двоичного кода представлена в таблице 8. Неиспользуемые комбинации двоичного кода на вход преобразователя не подаются, значения выходов при этом безразличны.
Таблица 8
Зависимость комбинаций кода с постоянным весом «3 из 5» от входных комбинаций
|
Номер варианта |
Входные комбинации натурального двоичного кода |
Выходные комбинациикода «3 из 5» |
Неиспользованные входные комбинации двоичногонатурального кода |
|
|
1 |
0,1,2,3,4,5,6,7,8,9 |
7,11,19,13,21,25,14,22,26,28 |
10,11,12,13,14,15 |
|
|
2 |
0,1,4,5,8,9,10,11,14,15 |
7,11,19,13,21,25,14,22,26,28 |
2,3,6,7,12,13 |
|
|
3 |
6,7,8,9,10,11,12,13,14,15 |
28,26,22,14,25,21,13,19,11,7 |
0,1,2,3,4,5 |
|
|
4 |
0,1,2,3,4,11,12,13,14,15 |
7,11,13,14,19,21,22,25,26,28 |
5,6,7,8,9,10 |
27. Произвести синтез преобразователя кода из двоичного в циклический код.
Словесное описание: преобразователь имеет четыре входа: x1, x2, x3, x4, соответствующих разрядам натурального двоичного кода, и четыре выхода: y1, y2, y3, y4, соответствующих разрядам циклического кода (т. е. кода, каждая последующая комбинация которого отличается от предыдущей значением одного разряда).
На вход преобразователя допускается последовательная подача десяти двоичных комбинаций, каждая из которых соответствует одной из комбинаций циклического кода (табл. 9).
Таблица 9
Зависимость комбинаций циклического кода от входных комбинаций
Номерварианта |
Входные комбинациинатуральногодвоичного кода |
Выходныекомбинациициклического кода |
Неиспользованные входные комбинации двоичногонатурального кода |
|
|
1 |
5,6,7,8,9,10,11,12,13,14 |
0,1,3,2,6,7,15,14,10,8 |
0,1,2,3,4,15 |
|
|
2 |
0,1,2,3,4,5,6,7,8,9 |
0,1,3,2,6,7,15,14,10,8 |
10,11,12,13,14,15 |
Список использованной литературы
1. Теория дискретных устройств железнодорожной автоматики, телемеханики и связи / В. В. Сапожников, Ю. А. Кравцов, Вл. В. Сапожников. М.: УМК МПС России, 2001. 312 с.
2. Самопроверяемые дискретные устройства / В. В. Сапожников, Вл. В. Сапожников. СПб.: Энергоатомиздат, 1992. 224 с.
Подобные документы
Минимизация логических функций метом карт Карно и Квайна, их реализация на релейно-контактных и логических элементах. Синтез комбинационных схем с несколькими выходами; временная диаграмма, представляющая функцию; разработка схемы преобразователя кода.
контрольная работа [1,9 M], добавлен 08.01.2011Выполнение синтеза логической схемы цифрового устройства, имеющего 4 входа и 2 выхода. Составление логических уравнений для каждого выхода по таблице истинности. Минимизация функций с помощью карт Карно, выбор оптимального варианта; принципиальная схема.
практическая работа [24,0 K], добавлен 27.01.2010Дизъюнктивная и конъюнктивная совершенные нормальные формы представления логических функций. Способы их задания: табличный, аналитический, цифровой, координатный. Алгоритм минимизации ЛФ при помощи карт Карно. Построение и моделирование логической схемы.
лабораторная работа [508,9 K], добавлен 23.11.2014Синтез комбинационных схем. Построение логической схемы комбинационного типа с заданным функциональным назначением в среде MAX+Plus II, моделирование ее работы с помощью эмулятора работы логических схем. Минимизация логических функций методом Квайна.
лабораторная работа [341,9 K], добавлен 23.11.2014Изучение полного дешифратора с прямыми и инверсионными выходами. Общая схема организации контроля по четности. Преобразователь кода Грея в двоичный код. Синтез логической схемы одноразрядного арифметического полного сумматора на основе мультиплексоров.
реферат [28,9 K], добавлен 24.12.2010Основные законы алгебры логики. Дизъюнктивные нормальные формы. Синтез комбинационных логических схем. Счетчики с параллельным и последовательным переносом. Общие сведения о регистрах. Синхронные и асинхронные триггеры. Минимизация логических функций.
методичка [2,7 M], добавлен 02.04.2011Построение проверяющего и диагностических тестов для непрерывной систем. Построение тестов для комбинационной релейно-контактной схемы. Метод цепей и сечений. Построение тестов для комбинационных схем на логических элементах и релейно-контактной схемы.
курсовая работа [504,6 K], добавлен 20.01.2013Классификация устройств, оперирующих с двоичной (дискретной) информацией: комбинационные и последовательностные. Отсутствие памяти и цепей обратной связи с выхода на вход у комбинационных устройств. Сумматоры, шифраторы и дешифраторы (декодеры).
лабораторная работа [942,0 K], добавлен 06.07.2009Основные инструменты анализа и синтеза цифровых устройств. Синтез комбинационного устройства, реализующего заданную функцию. Минимизация переключательных функций с помощью карт Карно. Общие правила минимизации функций. Дешифратор базиса Шеффера.
контрольная работа [540,0 K], добавлен 09.01.2014Разработка функциональной и принципиальной схем управляющего устройства в виде цифрового автомата. Синтез синхронного счётчика. Минимизация функций входов для триггеров с помощью карт Карно. Синтез дешифратора и тактового генератора, функции выхода.
курсовая работа [1,5 M], добавлен 23.01.2011