Главная Коллекция "Otherreferats" Коммуникации, связь, цифровые приборы и радиоэлектроника Разработка узла, преобразующего 8-ми разрядный параллельный код в широтно-модулированный импульсный сигнал

Разработка узла, преобразующего 8-ми разрядный параллельный код в широтно-модулированный импульсный сигнал

Варианты реализации узла для преобразования параллельного кода в модулированный импульсный сигнал на уровне функциональных схем. Итерфейсные микросхемы для сопряжения разрабатываемого узла. Расчет переходных процессов в схеме и потребляемой мощности.

Рубрика Коммуникации, связь, цифровые приборы и радиоэлектроника
Вид курсовая работа
Язык русский
Дата добавления 16.11.2017
Размер файла 337,6 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

Министерство образования и науки РФ

Санкт-Петербургский государственный электротехнический университет «ЛЭТИ» им. В.И. Ульянова (Ленина) (СПбГЭТУ)

Кафедра ВТ

Пояснительная записка

к курсовой работе по дисциплине «Узлы и устройства ЭВМ»

Выполнил: Головин В.В.

группа 1305

Преподаватель: Фураев И.А.

Санкт-Петербург 2014 г.

Содержание

Задание

Введение

1. Сравнительный анализ возможных вариантов реализации

1.1 Описание возможных вариантов реализации разрабатываемого узла на уровне функциональных схем без конкретизации логического базиса

1.1.1 Схема на основе реверсивного счетчика

1.1.2 Схема на основе компаратора

1.2 Выбор наилучшего варианта реализации

2. Выбор и описание используемой серии элементов

2.1 Выбор типа системы элементов и конкретной серии

2.2 Описание элементов используемой серии в целом

2.3 Условные обозначения, назначение отдельных выводов и технические характеристики конкретных микросхем, используемых в разрабатываемом узле

3. Выбор и описание интерфейсных микросхем, необходимых для сопряжения разрабатываемого узла с заданным интерфейсом

4. Разработка принципиальной схемы узла, включая схему сопряжения с интерфейсом

5. Ориентировочный расчет максимального времени переходных процессов в схеме и потребляемой мощности

5.1 Расчет максимального времени переходных процессов

5.2 Расчет потребляемой мощности

Заключения и выводы по проделанной работе

Список используемой литературы

Задание

Шифр: задание - 10, вариант - 1, система элементов - 6, критерий затрат - 2.

Рисунок 1. Упрощенная временная диаграмма работы преобразователя.

Разработать узел для преобразования n-разрядного параллельного кода в широтно-модулированный импульсный сигнал. Пример выхода представлен на рисунке 1.

Узел работает в режиме запуска-останова. Входной код, сигналы пуска и останова постопают из процессора.

Моменты приема информации отстоят друг от друга на время T(Nmax+1), где T - период сигнала, Nmax - максимальное числовое значение входного кода.

Разрядов n=8.

Система элементов ТТЛШ (серии 530, 531, 533, 1533), критерий затрат - максимум быстродействия.

Тип используемого интерфейса - Microbus.

Введение

Микроэлектроника является одной из наиболее быстро развивающихся областей науки и техники. Непрерывно улучшаются технические характеристики и расширяются функциональные возможности микроэлектронных изделий - интегральных схем. Совершенствование микросхем достигается благодаря прогрессу в физике, технологии и схемотехники.

Все разнообразные средства цифровой техники: ЭВМ, микропроцессорные системы измерения и автоматизации технологических процессов, цифровая связь и телевидение и т.д. строятся на единой элементной базе, в состав которой входят чрезвычайно разные по сложности микросхемы - от логических элементов, выполняющих простейшие операции, до сложнейших программируемых кристаллов, содержащих миллионы логических элементов.

Важнейшей задачей, решаемой с помощью методов и средств микросхемотехники, является схемотехническая разработка новых типов интегральных схем. Одним из крупнейших достижений микроэлектроники и вычислительной техники является создание микропроцессоров.

Следует заметить, что отсутствие отечественных микросхем современного уровня компенсируется сейчас доступностью зарубежной элементной базой.

1. Сравнительный анализ возможных вариантов реализации

1.1 Описание возможных вариантов реализации разрабатываемого узла на уровне функциональных схем без конкретизации логического базиса

  • 1.1.1 Схема на основе реверсивного счетчика
    • Необходимо получить широтно-модулированный импульсный сигнал из 8-разрядного параллельного кода. Для этого используем реверсивные счетчики с предустановкой.
      • Процессор формирует прямой параллельный код и подает на порт процессора, затем производится предустановка счетчиков потенциальным сигналом. Далее вырабатывается сигнал старта (фронт) на D-триггер, у которого на выходе при сигнале START формируется единичный потенциальный сигнал. Запускается счетчик. Так как код на входе у нас прямой, следовательно, с каждым тактом необходимо вычитать единицу; при переполнении первого счетчика (когда все разряды Q0..Q3 равны нулю) происходит перенос на следующий счетчик. Так происходит до тех пор, пока выходы обоих счетчиков не будут равны нулю. Выход переноса второго счетчика подается на вход D-триггера. Выход на D-триггере становится равным нулю на процессор идет сигнал, уведомляющий о завершении работы. Для выполнения следующего цикла сброс счетчиков не требуется, так как выполняется предустановка.
      • Реализуем счетчики наращиванием на основе четырёхразрядных счетчиков. В качестве примера возьмем синхронные реверсивные 533ИЕ7: К555ИЕ7 (двоичный, рис. 2).

Рисунок 2. Счетчик К555ИЕ7.

Функциональная схема узла предоставлена в приложении 1.

Временная диаграмма работы схемы (для одного из счетчиков) представлена в приложении 3.

  • 1.1.2 Схема на основе компаратора
    • Необходимо получить широтно-модулированный импульсный сигнал из 8-разрядного параллельного кода. Для этого возьмем компаратор с двоичным счетчиком.
      • Процессор формирует прямой параллельный код, который подается из портов процессора на входы P0..P7 компараторов. Далее вырабатывается сигнал старта (фронт) на D-триггер, у которого на выходе при сигнале START формируется единичный потенциальный сигнал. Производится запуск первого двоичного счётчика. Код с выхода счетчика сравнивается с кодом, который подается из портов процессора на компаратор, когда они будут равны на выходе “=” появится ноль. Запустится второй счетчик. Так происходит до тех пор, пока последний третий компаратор не выдаст на выходе“=” () ноль. Выходы компараторов через элемент “или” подаются на вход CL D-триггера. Выход на D-триггере становится равным нулю, на процессор идет сигнал, уведомляющий о завершении работы. Для выполнения следующего цикла сброс счетчиков выполняется процессором через Reset.
      • В качестве примера возьмем четырехразрядный компаратор К555СП1, аналог приведен на рисунке 3 (SN74LS85).

Рисунок 3. 4-разрядный цифровой компаратор К555СП1.

Функциональная схема узла предоставлена в приложении 2.

1.2 Выбор наилучшего варианта реализации

Заданным критерием оптимизации является максимальное быстродействие.

Из схемы 1 видно, что основные временные задержки будут возникать при переключении D-триггера, счетчики являются синхронными. Схема №2 так же имеет D-триггер, который выдает на выходе единичный сигнал необходимой нам длительности, но кроме этого на них присутствует дополнительная логика состоящая из элементов сравнения: компаратора, а так же дополнительные элементы “и” и “или”. Это звено дает дополнительную задержку в цикле работы.

В схеме построенной на реверсивных счетчиках сигнал будет проходить через 2 четырехвходовых счетчика ИЕ7, D-триггер и двухвходовой элемент “и”. Во второй схеме - через 2 асинхронных счетчика, два компаратора (два на 4 разряда), элемента “и” на 4 входа, элементы “и” на два входа и D-триггер.

Итак, по критерию максимального быстродействия, выберем схему реализации на основе реверсивного счетчика.

2. Выбор и описание используемой серии элементов

2.1 Выбор типа системы элементов и конкретной серии

У нас в стране обширна номенклатура выпускаемых интегральных микросхем, делящихся на серии элементов по способу функциональной организации: КМОП, ТТЛ(Ш), ЭСЛ.

Транзисторно-транзисторная логика (ТТЛ, TTL) -- разновидность цифровых логических микросхем, построенных на основе биполярных транзисторов и резисторов. Транзисторы используются как для выполнения логических функций (например, И, ИЛИ), так и для усиления выходного сигнала (в отличие от резисторно-транзисторной и диодно-транзисторной логики).

В ТТЛШ реверсивные счетчики и D-триггеры присутствуют в серии 533 (микросхемы К555ИЕ7 и К555ТМ2 соответственно).

2.2 Описание элементов используемой серии в целом

Высокое быстродействие в сочетании с низкой потребляемой мощностью и большой нагрузочной способностью, широкий набор логических и интерфейсных микросхем серии 1533 позволяет создавать вычислительные устройства цифровой автоматики с качественно новыми характеристиками и высокими технико-экономическими показателями.

Существенной особенностью серии KPL533 является наличие интерфейсных и буферных микросхем, обладающих повышенной нагрузочной способностью по выходу в состоянии высокого и низкого уровня (10Н=15 мА, [q^=24 мА) и меньшей, в сравнении с серией КР1531, мощностью потребления при практически сравнимом быстродействии. Микросхемы серии КР1533, имеющие функциональные аналоги в других сериях, совпадают с ними в части разводки выводов в корпусе. Это позволяет проводить полную замену микросхем серий К555, К533, К155, КР1531 и добиваться уменьшения размеров блоков питания, уменьшения рассеиваемой мощности и повышения надежности.

Микросхемы серии КР1554 обладая всеми преимуществами КМОП микросхем, превзошли новейшие серии ТТЛ ИС по быстродействию и нагрузочной способности по выходу, что позволит разработчикам аппаратуры существенно улучшить технические и технико-экономические характеристики разрабатываемых изделий.

Сравнительные характеристики серий логических микросхем параметров микросхем-аналогов. Все изменения в установленном порядке вносятся в технические условия, номера которых приведены в описании на каждую микросхему.

Таблица 4.1

Наименование параметра

Обозн.

К555

КР1533

КР1561

1564

КР1554

Единица измерения

Технология

ТТЛШ

ТТЛШ

КМОП

КМОП

КМОП

Аналог

74LS

74ALS

Н4000

74НС

74АС

Диапазон

напряжений питания

Ucc

5+5*

5+10*

3,0-15

2.0-6.0

2.0-6,0

В

Диапазон температур

т

-10+70

-10+70

-10+70

-40+85

-40+85

°С

Входное

UlH

2,0

2.0

3,15

3.15

3,15

В

напряжение

UlL

0.8

О.В

0.9

0,9

1.35

в

Выходное

Ион

2.7

2.7

UccrO.1

UCC-0,1

Ucc-0,1

в

напряжение

%

0.5

0,5

0.1

0,1

0.1

В

Входной ТОК

IlH

20

20

+0.3

+1.0

+1,0

мкА

1ц

-400

-200

-0,3

-1.0

-1.0

мкА

Выходной ТОК

-0.4

-0,4

-0.44

-4,0

-24

мА

%

6,0

8.0

0.44

. 4,0

24

мА

Запас помехоустойчивости тип/макс

0,3 0.7

0.4 0,7

0,8 1.25

0,6 1,25 '

1.25 1.25

В

Ток потребления на вентиль

h

0.4

0,2

0,0005

0.0005

0,0005

мА

Мощность потребления на вентиль (статическая)

Рв

2,0

1.2

0,0025

0,0025

0.0025

нбт

Энергия переключения

э

14.0

6.6

0.02

0,02

0.01

пДж

Частота переключения СЬтриггера

рмакс

33.0

50.0

6.0

50,0

150.0

НГи

Время задержки распространения (ЛАЗ) тип/макс

ч

10.0 15,0

5.0 11.0

40.0 160,0

10,0 23,0

4.0 8,5

нс

Время задержки распространения (ТМ2)

(вход С - выход данных) тип/макс

tp

25.0 40,0

12.0 1.8,0

60.0 420.0

23,0 44.0

8.0 10,5

НС

Примечания.

1. Статические параметры представлены для диапазона температур.

2. Значения параметров 1в, Рв. Э. FMaKC. рассчитаны по типовым значениям.

3. Значения параметров tp представлены для К555 при U(x=5,OB, CL=15n®; для КР1533, 1564, КР1554 - при UCq=5. ОВ+10*. CL=SOnO; типовое значение - при 25°С; максимальное значение для КР1533 - в диапазоне от -10 до +70°С; максимальное значение для для КР1554 - в диапазоне от -45 до +85°С,

2.3 Условные обозначения, назначение отдельных выводов и технические характеристики конкретных микросхем, используемых в разрабатываемом узле

4-х разрядный двоичный реверсивный счетчик (К555ИЕ7).

Микросхема К555ИЕ7 представляет собой реверсивный четырехразрядный двоичный счетчик. Содержит 370 интегральных элементов. Корпус типа 238.16-2, масса не более 1,2 г.

Положительный импульс по входу R устаналивает счетчик в нулевое состояние. Для предварительной установки счетчика в определенное состояние необходимо на его информационные входы подать соответствующие уровни, а на вход стробирования предварительной записи подать отрицательный импульс.

Для осуществления прямого счета на вход "-1” подается высокий уровень напряжения, а на вход "+1” - отрицательные импульсы. Счет будет вестись от того числа, которое предварительно было записано в счетчик. При заполнении счетчика выходы устанавливаются в состояние высокого уровня, а на выходе прямого переноса появится отрицательный импульс переноса в старший разряд. Аналогично счетчик работает в режиме обратного счета.

Краткие основные характеристики:

Основные параметры К555ИЕ7:

Напряжение питания (Vcc) +5В ±5%

Входной ток ("0"), не более 0,38мА

Входной ток ("1"), не более 20мкА

Ток потребления (статический), max 31мА

Нагрузочная способность 10 входов ТТЛ(К555)

Выходной уровень "0" < 0,5В

Выходной уровень "1" > 2,7В

Рабочий диапазон температур-10oC..+70oC

Импортный аналог 74LS193

Параметры

54/74
(133,155)

54LS/74LS
(533,555)

74ALS
(1533)

Выходной ток лог.0, мА

16

4/8

4/8

Выходной ток лог.1, мА

0.8

0.4

0.4

Входной ток лог.0, мА

1.6

0.4

0.2

Выходной ток к.з., мА

18-65

20-100

30-112

Ток потребления, мА

-65-102

-19-34

-12-22

Задержки распространения (нс)

Выход " Q" от входа "Cl" Q= H-->L

-22-35

-23-35

-17

Выход " Q" от входа "L" Q= L-->H

-27-40

-24-40

-30

Выход " Q" от входа "L" Q= H-->L

-29-40

-25-40

-28

Выход " Q" от входа "Cк" Q= L-->H

-25-38

-27-38

-19

Выход " Q" от входа "Cк" Q= H-->L

-31-47

-30-47

-17

От "Cup " "Carry " = L-->H

-17-26

-17-26

-16

От "Cup " "Carry " = H-->L

-16-24

-18-24

-18

От "Cdown" "Borrow" = L-->H

-16-24

-16-24

-16

От "Cdown" "Borrow" = H-->L

-16-24

-15-24

-18

Длительность импульсов

20-

20-

20-

Время предустановки данных

20-

20-

20-

Время удержания данных

0-

0-

5-

Максимальная частота, МГц для ИЕ7

25-32-

25-32-

30-

ТМ2 (К555ТМ2) - два D-триггера со сбросом и предустановкой

Микросхемы К555ТМ2 представляют собой два D-триггера.

Содержат 122 интегральных элемента.

Корпус типа 201.14-1, масса не более 1 г.

Напряжение питания (Vcc) +5В ±5%

Входной ток (0/1), не более 20мкА/400мкА

Ток потребления (статический), max 7мА

Выходной ток лог. "0", не менее 8мА

Выходной ток лог. "1", не менее 0,4мА

Тактовая частота до 33МГц

Входной уровень "0" < 0,8В

Входной уровень "1" > 2,0В

Выходной уровень "0" < 0,5В

Выходной уровень "1" > 2,7В

Фронт входного импульса, max:

входы R, S, D 1мкс

вход C 50нс

Рабочий диапазон температур -10oC..+70oC

Корпус К555ТМ2 (пластм.)

Корпус КМ555ТМ2 (керам.)

Аналог SN74LS74AN

Параметры

54/74

133,155

54LS/74LS

533,555

54S/74S

530,531

74ALS

1533

Выходной ток лог.1, мА

0.4

0.4

1

0.4

Выходной ток лог.0, мА

16

4

8

8

Входной ток лог.0, мА

для входа D

для входа Clock

для входа Clear

для входа Preset

-

1.6

3.2

3.2

1.6

-

0.4

0.4

0.8

0.8

-

2

4

6

4

-

0.2

0.2

0.4

0.4

Входной ток лог.1 (макс.) мкА

для входа D

для входа Clock

для входа Clear

для входа Preset

-

40

80

80

120

-

20

20

40

40

-

50

100

150

100

-

20

20

40

40

Выходное напряжение лог.0

(I=Iмакс), В

(I=4 мА), В

-

-0.2-0.4

-

-

-0.25-0.4

-

-0.5

-

-

-0.25-0.4

Ток потребления, мА

-17-30

-8-16

-30-50

-2.4-4

Задержки распространения, нс

От "Preset" Q= L-->H

-25

-13-25

4- 6

-13

От "Preset" -Q= H-->L

-40

-25-40

-13.5

-15

От "Clear" -Q= L-->H

-25

-13-25

4-6

-13

От "Clear" Q= H-->L

-40

-25-40

-13.5

-15

От "Clock" Q= L-->H

-14-25

-13-25

6- 9

-18

Максимальная тактовая частота, МГц

15-25-

25-33-

75-110-

34-

Длина импульса Clock (H)

30-

25-

6-

14.5-

Длина импульса Clock (L)

37-

7.3-

14.5-

Длина "Clear", Preset (L)

30-

25-

7-

15-

Время предуст.данных до_/~

20-

25-

3-

15-

Время удерж.данных после_/~

5-

5-

2-

0-

3. Выбор и описание интерфейсных микросхем, необходимых для сопряжения разрабатываемого узла с заданным интерфейсом

В качестве интерфейсных микросхем используем буферный регистр К580ИР82, шинный формирователь К580ВА86, сдвоенный дешифратор КМ555ИД4, элемент “и” с ОК.

С помощью элементов логики мы получаем адреса типа: FFFX, а так же условно разделяем их на адреса записи и считывания. По сигналу IORD* происходит запись данных с шины на регистр (К580ВА86).

Микросхема К580ВА86 представляет собой двунаправленный шинный формирователь без инверсии и тремя состояниями на выходе, предназначен для обмена данными между процессором и системной шиной. В зависимости от состояния управляющих сигналов OE и T микросхемы могут работать в режиме передачи A>B, B>A или в режиме «выключено»:

при OE = 1, T=1 - направление передачи A>B;

при OE = 1, T=0 - направление передачи B>A;

при OE = 0, T=X - на выводах A,B - 3-е состояние, где Х - безразличное состояние.

узел импульсный сигнал мощность

Микросхема КМ555ИД4 представляет собой сдвоенный дешифратор /демультиплексор. Он может выполнять функции: двойного дешифратора из 2 в 4; двойного демультиплексора с 1 на 4; дешифратора из 3 в 8; демультиплексора с 1 на 8.

Все выходы дешифратора имеют инверсию т.е. активный уровень на выходе - низкий (лог."0").

Микросхема имеет два адресных входа A0 и A1 (выводы 3 и 13). Они служат для одновременного управления выходными состояниями обоих дешифраторов. В каждом дешифраторе имеется отдельный стробирующий вход Sa и Sb (выводы 2 и 14), а также по одному информационному входу Ea (вывод 1), и Eb (вывод 15). Информационный вход первого дешифратора прямой, а второго - инверсный.

Следует отметить, что назначение стробирующих и информационных входов весьма условное, что видно из функциональной схемы ниже. При необходимости любой из этих выводов может быть входом разрешения или входом данных.

Микросхема К580ИР82 - 8-разрядные адресные регистры, используемые для организации запоминающих буферов, адресных защелок и портов ввода-вывода. Предназначены для организации связи с системной шиной. D7-D0 - линии входных данных; Q7-Q0 - линии выходных данных; STB - стробирующий сигнал; OE - разрешение выдачи данных.

Буферные регистры с тремя состояниями на выходах обеспечивают возможность отключения от магистрали под действием управляющих сигналов, а также необходимую нагрузочную способность.

Микросхема представляет собой два логических элемента 2ИЛИ с мощным открытым коллекторным выходом. Корпус К155ЛЛ2. Время задержки распространения при включении не более 25 нс.

Открытый коллектор позволяет обеспечивать правильную работу шины данных: по сигналу CS7, когда ОС (обратная связь со схемы) выдаст 0, сработает элемент “или” и D0* перенаправляется на шину данных.

1,2,6,7 - входы;

3,5 - выходы;

4 - общий;

8 - напряжение питания;

Схема интерфейса представлена в приложении 4.

4. Разработка принципиальной схемы узла, включая схему сопряжения с интерфейсом

Для составления схемы воспользуемся выбранной ранее схемой на основе реверсивных счетчиков, а также рассмотренными выше интерфейсными микросхемами.

Неиспользуемые входы необходимо подключить к источнику питания через резистор.

Также при использовании схем ТТЛ необходимо устанавливать конденсаторы для фильтрации цепи между цепью +5 В и шиной. Для корпусов большой степени интеграции на 3 корпуса ставится конденсатор емкостью 0,1 мкФ/конд.

Принципиальная схема представлена в приложении 5.

5. Ориентировочный расчет мощности и максимального времени переходных процессов

5.1 Расчет максимального времени переходных процессов

Максимальное время определяется суммой задержек на всех элементах. В схеме временные задержки будут возникать при переключении D-триггера, на двух счетчиках. Чтобы найти максимальное время задержки необходимо суммировать время задержки схемы и интерфейсных элементов.

Tc = Tинт + Tос = 20 + 2*34 + 57 + 38 + 43 + 42 + 64 = 332 нс.

f c= 1/Tc = 3 МГц.

5.2 Расчет мощности

Мощность складывается из двух составляющих: статической и динамической.

P = Pстат + Pдин

Pдин = ((Сн + Свых)*E2 * Fмакс)

Сн = См + к * Свх =15 * 10-12 + 1 * 10 * 10-12 =25 нФ

P = ((25 + 30) * 25 * 100 * 106) * 10-12 + 2*0,17 + 0,12 = 0,597 Вт

Заключения и выводы по проделанной работе

В ходе выполнения курсовой работы был разработан узел, преобразующий 8-ми разрядный параллельный код в широтно-модулированный импульсный сигнал. Были рассмотрены различные варианты реализации данного узла и выбран лучший вариант по критерию максимум быстродействия.

В процессе выполнения работы были изучены стандартные ТТЛ элементы 133, 155, 531, 533 и 1533 серий и были выбраны необходимые элементы для реализации узла.

Также были рассчитаны основные характеристики схемы, такие, как частота работы, потребляемая мощность, время задержки.

Список использованной литературы

1. Пухальский Г.И., Новосельцева Т.Я. Проектирование цифровых устройств: Учебное пособие. - СПб.: Издательство «Лань», 2012. - 896с.

2. Угрюмов Е.П. Цифровая схемотехника. - СПб.: БХВ - Санкт -Петербург, 2000.

3. Блинков О.Е., Смирнов А.М., Угрюмов Е.П. Узлы и устройства ЭВМ: Методические указания к курсовому проектированию. - ЛЭТИ - Санкт -Петербург, 1991.

Размещено на Allbest.ru


Подобные документы

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.

© 2000 — 2023, ООО «Олбест» Все права защищены