Размещено на http://www.allbest.ru/

1. Схемотехническое моделирование

Между собой ячейки счетчика соединяются таким образом, чтобы каждому числу импульсов соответствовали единичные состояния определенных ячеек. При этом совокуп-ность единиц и нулей на выходах п ячеек счетчика представляет собой п-разряд-ное двоичное число, которое однозначно определяет количество прошедших на входе импульсов. Поэтому ячейки счетчика называют его разрядами. Каждый разряд счетчика может находить- ся в двух состояниях. Число устойчивых состояний, которое может принимать данный счетчик, называют его емкостью, модулем счета или коэффициентом пересчета.

Если с каждым входным импульсом зарегистрированное в счетчике число увели-чивается, то такой счетчик является суммирующим, если же оно уменьшается, то вычита-ющим.Счетчик, работающий как на сложение, так и на вычитание, называют реверсивным.

Счетчик, у которого под воздействием входного импульса состояния переключающихся разрядов изменяются последовательно друг за другом, называют счетчиком с последовательным переносом, а когда переключение происходит одновременно (или почти одновременно) -счетчиком с параллельным переносом. Счетчики могут выполняться на счетных триггерах.

Счетчики с параллельным переносом. Ко всем разрядам такого счетчика информация о состоянии предыдущих разрядов поступает параллельно, также одновременно поступают к ним счетные (входные) импульсы. При этом переключающиеся разряды переходят в новые состояния одновременно. Переключение их в нужной последовательности обеспечивается логическими цепями, которые при поступ-лении входного импульса одни триггеры удерживают от перек-лючения, а другим разрешают переключиться. Триггеры такого счетчика, кроме счетного, должны иметь информационные входы, на которые поступают разрешения или запреты с логических цепей. Суммирующий счетчик с параллельным переносом. В соответствии с выводом 2 очередной разряд сумми-рующего счетчика должен переключаться входным импульсом в 1, когда все предыдущие разряды уже находятся в этом состоянии. Такое условие выполняется, если на информа-ционный вход каждого триггера подать конъюнкцию сигналов с прямых выходов предыдущих триггеров.Действительно,с конъюнктора на информационный вход триггера поступит разрешающая переключение 1, если все предыдущие триггеры находятся в 1, и по сигналу на счетном входе он переключится.

На рисунке представлена функциональная схема четырехразрядного счетчика с параллельным переносом на JK-триггерах. На тактовые входы С всех триггеров счетные импульсы поступают одновременно с входа Т. Информационные входы J и К каждого триггера объединены. Триггер JK переключается каждым счетным импульсом, так как на его входы J и К постоянно подается 1. Остальные триггеры переключаются счетными импульсами при следующих условиях: Т2 - при Q1 =1; ТЗ - при Q1= 1,Q2 = 1; T4 - при Q1=1,Q2=1,Q3 = 1.

Недостатком описанного счетчика является необходимость иметь конъюнкторы с большим количеством входов, число которых должно возрастать с увеличением числа разрядов. Количество входов конъюнктора ограничено. Поэтому в многоразрядных счетчиках используют конъюнкторы с небольшим числом входов, которыми составляют многовходовые. За счет последовательного включения конъюнкторов увеличивается время распространения логической 1 - сигнала, разрешающего переключение, т. е. уменьшается быстродействие счетчика. Однако время задержки сигнала логическим элементом в несколько раз меньше, чем триггером, поэтому выигрыш в быстродействии по сравнению со счетчиком с последовательным переносом все равно будет существенным.

Преобразование исходной схемы:

Данная схема построена на JK-триггерах ,входы J и К которых объединены. В таком включении JK-триггер представляет собой TV-триггер,работающий в счётном режиме. Необходимо получить элемент работающий аналогично, но построенный на DV-триггерах.

Способ получения Т - триггера из D - триггера

TV - триггер

Таким образом чтобы получить заданную схему на DV - триггерах необходимо:

- из синхронируемого D-триггера со статическим управлением сделать синхронируемый триггер с динамическим управлением путём создания двуступенчатого триггера

- соединить вход D с инверсным выходом триггера

- ввести вход V для получения DV-триггера

Полученная схема TV - триггера будет выглядеть следующим образом:

Выполнение схемотехнической части.

Размеры транзисторов:

Инвертор:Ln=Lp=2л Wn=5л, Wp=16л Ln=Lp=1.2мкм Wn=3 мкм, Wp=9.6 мкм

2И-НЕ: Ln=Lp=2л Wn=10л, Wp=16л Ln=Lp=1.2мкм Wn=6 мкм, Wp=9.6 мкм

3И-НЕ: Ln=Lp=2л Wn=15л, Wp=16л Ln=Lp=1.2мкм Wn=9 мкм, Wp=9.6 мкм

Расчёт времён задержки, фронта, среза(tф.= tср)

Т.к. в данной схеме на триггеры тактовый импульс поступает синхронно, то максимальная задержка на каждый триггер будет примерно равна периоду сигнала - 20 нс , деленному на три, т.е.

t зд ср <Т/3=16.66нс

Триггер является двухступенчатым, работающим по срезу тактового импульса. Так как тактовый сигнал поступает параллельно на каждый разряд счетчика ,то время задержки всей схемы будет равняться времени задержки на один разряд. Каждый разряд состоит из DV-триггера и схемы его преобразования в TV. счетчик триггер срез сопротивление

Задержка на триггер будет равна задержке на второй ступени. Максимальное число ЛЭ, через которые пройдет сигнал на второй ступени равно шести: три на триггере-защелке(RS) и три на управляющей цепи (учитывая инверсию синхросигнала). На первой- семь ЛЭ, учитывая схему преобразования. Следовательно для каждого разряда должно выполнятся условие :

t зд <Т/3=16.66нс tф.= tср ? 2нс

После предварительного расчета и проектирования в программе OrCAD получили следующие результаты работы триггера:

tзд01 = 1.05 нс tзд10 = 2.06 нс tф = 1.44 нс tср = 1.75 нс

Эти результаты полностью удовлетворяют заданным условиям.

Эквивалентная схема двухступенчатого Т-триггера, построенного на DV- триггере.

Результаты работы двуступенчатого Т-триггера на

DV-триггерах,срабатывающего по срезу синхросигнала

Эквивалентная схема суммирующего счётчика с параллельным переносом

Результаты работы

Cуммирующего счётчика с параллельным переносом

Анализ работы счётчика

Анализ работы счётчика проведём с помощью программы OrCAD.

На выходе Q4:

tср= 1.56 нс

tф.= 1.46 нс

tзд01 = 1.05 нс

tзд10 = 2.06 нс

t зд ср= 1.55 нс

На остальных выходах полученные характеристики те же.

Топологическое проектирование.

Топология логических элементов

- сопротивление 1-го слоя металлизации, Rm1= 0.1 Ом/?

- сопротивление 2-го слоя металлизации, Rm2= 0.05 Ом/?

- толщина подзатворного окисла - dок= 30нм

- диэлектрическая проницаемость окисла, еок=3,9

Рассчитаем паразитные ёмкость и сопротивление одной из самых больших шин - шина Т

Rпар= lm Rm/W

где lm - длина слоя металлизации, Rm - его сопротивление,

W - ширина шины

Спар=( ео еок S)/dSiO2

где S - площадь обкладок паразитного конденсатора.

В результате получаем:

Rпар= 44 Ом

Спар= 245 фФ

tзд = Rпар Спар= 0,11нс

При расчёте использовались данные, посчитанные вручную и программой MicroWind, сравнивались и выбирались наибольшие значения.

Параметры спроектированного устройства

Данные параметры приводятся с учётом паразитных ёмкостей:

Все параметры устройства полностью удовлетворяют условиям:

tф.= tср. ? 2 нс tзд. ? 16 нс

Максимальная частота

Таблица. Характеристики на максимальной рабочей частоте.

Изменение номинала источника с 5В до 3.6В

2. Технологическая часть

Задание на технологическую часть работы:

Разработать технологический маршрут изготовления КМОП инвертора для суммирующего счётчика с параллельным переносом на JK-триггерах со следующими параметрами:

- технологический базис - 1.2 мкм - 2 слоя металлизации

- напряжение питания - Uип= 5 В

- пороговое напряжение n-канального транзистора - Uпор=0.7 В

- пороговое напряжение p-канального транзистора - Uпор= - 0.76 В

- толщина подзатворного окисла - dок= 30нм

Разработка топологического маршрута