Синтез цифрового пристрою спеціального типу

Размещено на http://www.allbest.ru/

ДЕРЖАВНИЙ УНІВЕРСИТЕТ ІНФОРМАЦІЙНО-КОМУНІКАЦІЙНИХ ТЕХНОЛОГІЙ

Контрольна робота з дисципліни: «Цифрові пристрої»

Тема: «Синтез цифрового пристрою спеціального типу»

Студент: Волошенко А.Г.

Керівник проекту: Ярцев В.П.

Вступ

Зростання вимог до якості роботи систем передавання інформації, збільшення обсягу обробки інформації, ускладнення об'єктів керування призвело до того, що засобами аналогової техніки і неперервної автоматики не можна розв'язати багато практичних задач. Внаслідок цього в сучасних засобах зв'язку і системах радіокерування широко використовують цифрові системи передавання інформації, у складі яких є цифрові обчислювальні машини або спеціалізовані цифрові пристрої. Швидке впровадження в техніку ЦС пояснюється тим, що вони порівняно з аналоговими мають значно більші обчислювальні можливості.

Важливою перевагою ЦС є висока можливість їх роботи.

У пристроях зв'язку і системах радіокерування ЦС застосовуються для стабілізації частоти, вимірювання дальності, формування команд керування різними об'єктами; у системах передавння інформації (СПІ) цифрові фільтри, реалізовані на пристроях цифрової техніки (суматорах, регістрах тощо),- для обробки сигналів. Такі фільтри використовуються також як корегувальні пристрої у різноманітних СПІ. Цифрові фільтри дають змогу не використовувати цифрові обчислювальні машини, що спрощує і зменшує вартість СПІ.

Найчастіше у цифрових СПІ неперервні сигнали перетворюються у код за допомогою аналого-цифрових перетворювачів, які обробляються цифровою обчислювальною машиною. При переході від цифрової до аналогової форми використовують цифро-аналогові перетворювачі.

У СПІ повсюди використовуються різні цифрові коригувальні пристрої. Після визначення передавальних функцій коригувальних пристроїв наступним етапом синтезу цифрової системи є його технічна реалізація. Для цього використовуються такі методи:

1) метод програмування, застосовуваний у системах з цифровими обчислювальними машинами. Коригувальний пристрій реалізується складанням програми розв'язання його різницевого рівняння;

2) метод, який базується на використанні цифрових фільтрів, реалізованих на елементах цифрової техніки за алгоритмом, що визначається різницевим рівнянням коригувального пристрою.

Крім аналого-цифрових і цифро-аналогових перетворювачів цифрових фільтрів у цифрових системах використовуються і цифрові фазові детектори, частотні і часові дискримінатори, синтезатори частот та інше. Ці пристрої будуються на логічних елементах І, АБО, НІ, тригерах, лічильниках, регістрах пам'яті, цифрових фільтрах та інше.

1. Синтез цифрового пристрою

1.1 Синтез ЦП

По таблиці істинності заданої булевої функції чотирьох змінних F_ij(x₁,x₂,x₃,x₄) потрібно записати довершену диз'юнктивну нормальну форму (ДНФ) синтезувати цифровий пристрій по отриманому логічному виразу, провести моделювання схемотехніки в MicroCAP8, зміряти перехідні характеристики. Потім за допомогою карт Вейча-Карно отримати мінімальну (МДНФ), яку слід реалізувати у вказаному логічному базисі на вибраних Вами інтегральних мікросхемах (ІМС), провести моделювання в MicroCAP8, зміряти перехідні характеристики і порівняти з графіками початкового ЦУ. Для розробленої схеми розробити друкарську плату в РСAD 2001, визначити і порівняти собівартість синтезованих ЦУ.

Булевими називаються двійкові (логічні) функції y= F_ij(x₁,x₂,x₃,x₄) від двійкових змінних (аргументів) x₁,x₂,x₃,x₄ , що приймають, тільки два значення 0 і 1 . ЛФ може бути задана таблицею істинності або аналітично. При табличному завданні ЛФ указуються всі можливі значення (набори) вхідних змінних і відповідні ним значення функції (див. табл. 1.2-1.4). При аналітичному завданні ЛФ визначається через елементарні (базові) функції одної і двох змінних.

Елементарними ЛФ однієї змінної являються:

константа 0 і 1, функції «повторення» у=x і "інверсія" або "логічне заперечення" y= ; базовими булевими функціями (операціями) двох змінних являються y= F_ij(x₁,x₂) :

кон'юнкція (логічне множення або функцією І) y=x1 & x2;

диз'юнкція (логичне складання, АБО) y=x1 v x2;

штрих Шеффера y=x1 / x2 = y= (І-НЕ);

стрілка Пірса y=x1 x2 = (АБО-НЕ).

Таблиця 1.1 Вихідні дані проекту

Передостання цифра номера студ. квитка i	Перша частина одиничних наборів ЛФ Ni	Остання цифра номера студ. квитка j	Друга частина одиничних наборів ЛФ Nj
6	2,5,7	8	8,9,10

Таблиця 1.2 Таблиці істинності

№№ пп Ni	Значення вхідних змінних	Значення функції fij	№№ пп Nj	Значення вхідних змінних	Значення функції fij
	x1	x2	x3	x4			x1	x2	x3	x4
0	0	0	0	0	0	8	1	0	0	0	1
1	0	0	0	1	0	9	1	0	0	1	1
2	0	0	1	0	1	10	1	0	1	0	1
3	0	0	1	1	0	11	1	0	1	1	0
4	0	1	0	0	0	12	1	1	0	0	0
5	0	1	0	1	1	13	1	1	0	1	0
6	0	1	1	0	0	14	1	1	1	0	0
7	0	1	1	1	1	15	1	1	1	1	0

Застосування булевої алгебри для математичного дослідження (аналізу і синтезу) пристроїв дискретної автоматики ґрунтується на системі аксіом, теорем, що виражають основні закони алгебри логіки. Їх ще називають тотожностями, або рівносильностями. Всяка не надмірна сукупність базових операцій над вхідними двійковими змінними х₁..х_n дозволяє виразити через ці операції будь-яку ЛФ. Така функціонально повна сукупність булевих операцій називається базисом. Доведено, що базис утворюють операції: 1)І-АБО-НІ, 2) І, НІ, 3) АБО, НІ, 4) І-НІ, 5) АБО-НІ. Через більшу технологічність елементів Шеффера і Пірсу найширше в мікросхемотехніці застосовуються базиси І-НІ і АБО-НІ.

В даному проекті використовується базис. Тому для даної таблиці істинності нормальна диз'юнктивна форма має вигляд :

Схема реалізації за ДНФ має такий вигляд:

Малюнок 1.1 Схемна реалізація ДНФ

Для мінімізації використовуємо метод Вейча-Карно, який дозволяє за допомогою спеціальних діаграм значно спростити процедуру пошуку членів СДНФ і отримання МДНФ, що склеюються, для ЛФ з числом аргументів n<5.

Карта Вейча-Карно є прямокутною матрицею, що містить 2 n клітинок, і є спеціальною формою таблиці істинності. Кожна клітинка карти за певним правилом закріплюється за своїм строго певним набором ЛФ.

Таке правило гарантує попадання наборів, що відрізняються тільки одним аргументом, в сусідні клітки карти. Для зручності орієнтування по краях таблиці вказуються значення аргументів. Цифра в кутку кожної клітки карти співпадає з номером закріпленого за кліткою набору і полегшує заповнення карти.

В даному проекті карти Вейча-Карно до ДНФ має вигляд:

Малюнок 1.2 Карта Вейча-Карно

Виконаємо об'єднання і отримаємо таку функцію:

(1.1.2)

Для запису цієї функції в базисі «І-HІ» до мінімізованої функції застосовуємо правило де Моргана. І отримаємо такий вигляд функції:

(1.1.3)

Таким чином,для схемної реалізації мінімальної ДНФ вибираємо ІМС з необхідним числом входів у ЛЕ з табл. 1.3.

Таблиця 1.3 ІМС

Умовне позначення ІМС	Склад і функціональне призначення ІМС	Тип логіки
К555ЛА4	3*3 І-НІ	ТТЛ
К555ЛА3	2*4 І-НІ	ТТЛ
К555ЛА5	4*2 І-НІ	ТТЛ

Малюнок 1.3 Схемна реалізація комбінаційного пристрою

1.2 Синтез ЦП,що виконує функції пристрою управління

Синтезувати цифровий пристрій (ЦП),приведений на малюнку 1.4, що виконує функції пристрою управління (ПУ) ЕОМ (з"жорсткою"логікою) і що має один вхід і 16 виходів. ПУ по сигналу з дешифратора (ДШ) команд повинно видавати на свої виходи серію імпульсних сигналів, що управляють, з різними тимчасовими затримками, чим і забезпечується управління мікропроцесором в ході виконання чергової команди програми.

Узагальнена структурна схема ЦА містить "пам'ять" на тригерах Т₁,Т₂.., Т_n (ПУ1) і два комбінаційні пристрої (ПУ) для формування сигналів q₁,q₂..,q_n управління тригерами Т₁,Т₂.., Т_n (ПУ1) і вихідних сигналів y₁,у₂.., y_n (ПУ2).

Кожен елемент ЦУ характеризується:

безліччю можливих значень вхідних сигналів: х₁,х₂,…х_m;

безліччю внутрішніх станів : а₁, a₂..,а_s;

безліччю можливих значень вихідних сигналів: у_1, у₂…,у_k

У завданні 1.2 вхідний сигнал приймає тільки два значення x=0 (пауза в роботі ЦП) і x = 1 (запуск і робота ЦП). Кожен стан ЦП ототожнюється із записаним в тригери n-розрядним двійковим числом. Кожен цикл функціонування ЦП починається у момент t надходженні на його вхід сигналу запуску х(t)=1. В процесі своєї роботи ЦП проходить ряд станів a(t)=a_l(l=0,1..,S) що змінюють один одного під час вступу чергового тактового імпульсу Ф . Частина цих станів (і тактів), перебування в яких супроводжується видачею імпульсу на який-небудь вихід, можна назвати активними, а інші, забезпечуючи задані паузи між видачами імпульсів - пасивними. Число робочих станів ЦП рівне S, а загальне число станів ЦП, включаючи початкове а₀, рівне ( S +1) і пов'язане з максимальним числом робочих тактів R=23 в циклі ЦА співвідношенням S >r.

Виконання цієї умови забезпечить можливість видачі вихідного імпульсу на будь-якому такті циклу. Мінімальна необхідна кількість тригерів визначається із співвідношення :

n>log₂(S+1) (1.2.1)

Малюнок 1.4 Структурна схема ЦУ

Вихідний сигнал у може приймати значення довільного 16-розрядного двійкового числа . Виходи V_l, на яких впродовж всього циклу роботи ЦП сигнал зберігає рівень 0, також називаються пасивними.

Алгоритм функціонування ЦП визначається функцією переходів а(t+1)=f[а(t),x(t)], яка вказує подальший стан ЦА у момент часу (t +1) залежно від попереднього стану а(t) і значення вхідного сигналу х(t), а також функцією виходів у(t)= f[а(t)], що визначає залежність вихідного сигналу від стану автомата а(t).

Таблиця 1.4 Стани ЦА

Стани ЦА, a(t)	Сигнали на прямих виходах тригерів (k=1,2,3,4,5)	Значення вихідного сигналу
	0	0	0	0	0	у0
	0	0	0	0	1	у0
	0	0	0	1	0	у0
	0	0	0	1	1	у0
	0	0	1	0	0	у0
	0	0	1	0	1	у0
	0	0	1	1	0	у8
	0	0	1	1	1	у0
	0	1	0	0	0	у6
	0	1	0	0	1	у0
	0	1	0	1	0	у0
	0	1	0	1	1	у0
	0	1	1	0	0	у0
	0	1	1	0	1	у0
	0	1	1	1	0	у0
	0	1	1	1	1	у0
	1	0	0	0	0	у0
	1	0	0	0	1	у9
а18	1	0	0	1	0	у0
а19	1	0	0	1	1	у0
а20	1	0	1	0	0	у0
а21	1	0	1	0	1	У0
а22	1	0	1	1	0	у0
а23	1	0	1	1	1	у12

Таблиця 1.5 Значення вихідного сигналу

Значення вихідного сигналу	Рівень сигналу на виході (l=1,2,...,24)
	Активному	Пасивному
	V6	V8	V12	Решта (l?6,8,12)
	0	0	0	0...0
у6	1	0	0	0...0
у8	0	1	0	0...0
у12	0	0	1	0...0
Решта	0	0	0	0...0

Алгоритм функціонування ЦА може бути заданий таблицями переходів і виходів або за допомогою графа.

Граф складається з вузлів, що ототожнюються окремими станами ЦП, і з направлених зв'язків між ними які ілюструють переходи з одного стану в інше, що відбувається під впливом вхідних сигналів; на кожному зв'язку указується значення вхідного сигналу, що діє, а поряд з вузлом - видаваний в даному стані вихідний сигнал (дивись малюнок).

Таблиця 1.6 Функції переходів

Наступний стан автомата a(t+1)	Попередній стан автомата a(t)
	а0 00000	а1 00001	а2 00010	…	а6 00110	а7 00111	а8 01111	а23 10111	а24 11000
при x(t)=1				…	а7	а8	а9	а0	…
при x(t)=0		--	--	--	--	--	--	--	--

Таблиця 1.7 Функції виходів

	Стан автомата a(t)
	00000	…	а6 00110	а7 00111	а8 01000	а22 10110	а23 10111	а24 11000
Значення вихідних сигналів		…	у8	у0	у6	у0	у12 W	--

q₁=1 , q₂=Q₁ , q₃=Q₁Q₂ , q₄=Q₁Q₂Q₃ , q₅=Q₁Q₂Q₃Q₄ (1.2.5)

Розробка схеми ЦП (дивись малюнок 1.4) полягає у визначенні кількості n і типу тригерів T₁...T_n а також в синтезі ПУ1 і ПУ2. Для побудови ЦП доцільно використовувати універсальний JK-тригер (з вбудованими логічними елементами ЗІ по входах J і К ), що працює в рахунковому режимі, тобто з об'єднаними входами J і К. На малюнку 1.5 приведено умовне позначення для такого тригера, в таблиці описаний алгоритм його роботи. У даному проекті максимальне число робочих тактів R=(i+j+9)=3+5+9=23, загальне число станів ЦП S+1=24, число тригерів n = 5, оскільки 2⁵ >32; активними тактами в робочому циклі ЦА будуть такти з номерами 6(= і), 8(=j) і 23(=i+j+9); активними виходами - виходи з номерами 8(=j), 6(=i), 12(=j+4) і 12(i+6).

Для визначення активних станів слід задати певний порядок чергування а_l в робочому циклі ЦП, тобто функцію переходів..

Для ЦА1 (дивись малюнок 1.6) з природною зміною станів в порядку зростання їх номерів активними виявляються стани а₈,а₆,а₂₃ Вихідні сигнали для цих ЦА описані в табл. 1.4. Розробимо схему для ЦА1.

Щоб синтезувати ПУ1 і ПУ2 для ЦА1, слід табличне задати функції переходів і виходів (дивись таблиці 1.4 і 1.5). Спираючись на ці таблиці і враховуючи алгоритм роботи тригера з рахунковим входом (дивись малюнок 1.5), можна побудувати повну таблицю функціонування ЦА1 (дивись таблицю 1.8). Оскільки в даному прикладі задіяні не всі стани ЦА (наприклад, а₂₃), то логічні функції q₁, q₂, q₃, q₄, q₅ , виявляються неповністю визначеними , тому в їх таблицях істинності з'являються «байдужі» змінні, позначені символом Х, які в міру необхідності можуть приймати значення 1 або 0. Звернете також увагу на те, що в таблиці 1.8 складовою частиною входять не тільки q₁, q₂, q₃, q₄, q₅ , а також вихідних сигналів V₆, V₈, V₁₂ і W : все ці функції залежать від змінних Q₁(t) , Q₂(t), Q₃(t), Q₄(t), Q₅(t).

Мал. 1.5 Умовне позначення (а) і алгоритм роботи(б) тригера

Малюнок 1.6 Граф для ЦА1

Значення у_l вихідних сигналів у(t) змінюються за рахунок видачі імпульсів на активні виходи V₆,V₈,V₁₂. Оскільки логічні функції V₈,V₆,V₁₂ і W тільки один раз за цикл приймають одиничне значення , то при синтезі КП2 аналітичні вирази для них виходять відразу, минувши етап мінімізації (формули 1.2.2-1.2.4).

Таблиця 1.8 Повна таблиця функціонування ЦА1

Вхідний сигнал	Попередній стан тригерів T5,T4,	Наступний стан тригерів T5,T4,	Сигнали управління тригерами (k=1,2,3,4,5)	Сигнали на активних виходах
	Q5	Q4	Q3	Q2	Q1	Q5 (t+1)	Q4 (t+1)	Q3 (t+1)	Q2 (t+1)	Q1 (t+1)	q5	q4	q3	q2	q1	V3(t)	V5(t)	V9 (t)=W
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	0	0	0
1	0	0	0	0	1	0	0	0	1	0	0	0	0	1	1	0	0	0
1	0	0	0	1	0	0	0	0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	1	1	0	0	1	0	0	0	0	1	1	1	0	0	0
1	0	0	1	0	0	0	0	1	0	1	0	0	0	0	1	0	1	0
1	0	0	1	0	1	0	0	1	1	0	0	0	0	1	1	0	0	0
1	0	0	1	1	0	0	0	1	1	1	0	0	0	0	1	1	0	0
1	0	0	1	1	1	0	1	0	0	0	0	1	1	1	1	0	0	0
1	0	1	0	0	0	0	1	0	0	1	0	0	0	0	1	0	0	0
1	0	1	0	0	1	0	1	0	1	0	0	0	0	1	1	0	0	0
1	0	1	0	1	0	0	1	0	1	1	0	0	0	0	1	0	0	0
1	0	1	0	1	1	0	1	1	0	0	0	0	1	1	1	0	0	0
1	0	1	1	0	0	0	1	1	0	1	0	0	0	0	1	0	0	0
1	0	1	1	0	1	0	1	1	1	0	0	0	0	1	1	0	0	0
1	0	1	1	1	0	0	1	1	1	1	0	0	0	0	1	0	0	0
1	0	1	1	1	1	1	0	0	0	0	1	1	1	1	1	0	0	0
1	1	0	0	0	0	1	0	0	0	1	0	0	0	0	1	0	0	0
1	1	0	0	0	1	1	0	0	1	0	0	0	0	1	1	0	0	0
1	1	0	0	1	0	1	0	0	1	1	0	0	0	0	1	0	0	0
1	1	0	0	1	1	1	0	1	0	0	0	0	1	1	1	0	0	0
1	1	0	1	0	0	1	0	1	0	1	0	0	0	0	1	0	0	0
1	1	0	1	0	1	1	0	1	1	0	0	0	0	1	1	0	0	1
1	1	0	1	1	0	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х	0	0	0
1	1	0	1	1	1	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х	0	0	0
1	1	1	0	0	0	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х	0	0	0

В цьому випадку КП1 і пам'ять ЦА, що синтезується, перетворюються на двійковий лічильник, що підсумовує, з паралельним перенесенням і коефіцієнтом перерахунку: дискримінатор тригер синтезатор

Ксч= 23 КП2 (1.2.6)

Зокрема, на малюнку 1.7 ЛЕ D1.1 такого ДШ формує імпульс на виході V₃ при проходженні ЦА1 через стан а₅= 00101(5-й такт), ЛЕ D1.2 - на виході V₅ при стані a₃ = 00011 (3-й такт), а ЛЕ D1.3 - на виходах V₉ і W при стані a₁₇= 10001 (17-й такт). Раціональне схемне рішення для лічильника з паралельним перенесенням виходить при використанні JК-тригерів з вбудованими схемами збігу по входах J і К.

Малюнок 1.7 Схемна реалізація комбінаційного пристрою

2. Програмування мікропроцесора

Скласти мовою асемблеру програму-драйвер для організації обміну інформацією між 16-розрядним МП і зовнішнім пристроєм з використанням ППІ - програмованого паралельного інтерфейсу.

Організувати введення даних із зовнішнього пристрою, яке виконує виміри, в оперативну пям'ять.

Кількість вимірів, адреса ЗП в шістьнадцятьковій системі числення, відповідні порти ППІ для зв'язку із МП, номери розрядів для передачі сигналів запуску і готовність ЗП приведені в таблицях 2.1, 2. 2.

Таблиця 2.1

j	Порти ППІ	Номери розрядів порта
	А	В	С	Запуск	Готовність
			0..3	4..7
8	Д	Г	Зп	-	2	6

Умовні позначення: Г - сигнал готовності, Зп - сигнал запуску, Д - дані.

Таблиця 2.2

I	Характеристики програми
	Адреса ППІ	Кількість байтів
6	6С	176

Примітка:адреса ППІ- в 16-й системі;

кількість байтів - в 10-й системі.

Таблиця 2.3 Структура керуючого слова

D7	D6	D5	D4	D3	D2	D1	D0
1	0	0	1	0	0	1	1
ознака	Порт А	Порт С 4..7	Порт В	Порт С 0..3

Кодування дій: введення - 1,

виведення - 0

Таблиця 2.4 Адреса ППІ

6	С	Аy Ae As	A3A2A1
0101	1100
Порт А 6С Порт В 7С Порт С 8С РУС 9С

Малюнок 2.1 Часові діаграми

Таблиця 2.5 Логічна схема селектора адресу ППИ

0	1	0	1	1	1	0	0
6	С

Малюнок 2.2

Малюнок 2.3

.model small

.data

porta equ 6Ch

portb equ 7Ch

portc equ 8Ch

portr equ 9Ch

US equ 92h

N equ 176

Goto V equ 00100000

Zapusk equ 00000010

Mas dB N_dup(?)

. code

.startup

mov AL,US

out portr,AL

mov CX,N

lea Si,mas

M1: in AL,portb

and AL,gotov

jz M1

MO: mov AL,zapusk

out portc, AL

M2: in AL,portb

Jnz M2

mov AL, 0

out portc, AL

M3: in AL,portb

and AL, gotov

jz M3

in AL, porta

mov [Si], AL

inc Si

loop M0

.exit

end

Література

1. Саврушев Э.Ц. P-CAD для Windows. Система проектирования печатных плат. Практ. пособие. М.: ЭКОМ, 2002. - 320 с.

2. Разевиг В. Д. Проектирование печатных плат в P-CAD 2001. - М.: Солон-Р, 2001. - 560 с.

3. Уваров А. P-CAD 2000, ACCEL EDA. Конструирование печатных плат. Учебный курс. - М.: ДМК Пресс, 2001. - 320 с.

4. Хвощ С.Т. и др. Микропроцессоры и микроЭВМ в системах автоматического управления: Справочник - Л.: Машиностроение. Ленингр. отд., 1987. - 640 с.

5. Лебедев О.Н. Микросхемы памяти и их применение. -М.: Радио и связь,1990 -160с.

6. Аналоговые и цифровые интегральные микросхемы. Справочное пособие /Под ред. С.В.Якубовского. - 2-е изд. перераб. и доп. - М.: Радио и связь, 1985. - 432 с.

7. Применение интегральных микросхем в электронной вычислительной технике.: Справочник / Р.В.Данилов и др.; Под ред. Б.Н.Файзулаева и Б.В.Тарабрина. - М.: Радио и связь, 1986. - 384 с.

8. Корнейчук В.И., Тарасенко В.П., Мишинский Ю.Н. Вычислительные устройства на микросхемах: Справочник - К.: Техніка, 1986. - 264 с.

9. Цифровая и вычислительная техника. Учебник для ВУЗов. Под ред. проф. Евреинова Э.В. Москва. Радио и связь. 1991 - 464 с.

10. Злобин В.К., Григорьев В.Л. Программирование арифметических операцій в микропроцессорах.Учебное пособие.Москва.Высшая школа 1988 - 303с.

11. Майко Г.В. Assembler для IBM PC. Москва. Сирин. 1997 - 212с.

12. Бродин В.Б. Микропроцессор i486. Москва. Диалог-МИФИ. 1993 -240с.

13. Самофалов К.Г.,Викторов О.В.Микропроцессоры. Киев.Техника. 1989-312с.

14. Потемкин И.С.Функциональные узлы цифровой автоматики. Москва. Энергоатомиздат. 1988-320с.

15. Микропроцесорный комплект К1810. Под ред. Ю.М.Казаринова. Москва. Высшая школа.1990-269с.

16. Гук М. Процессоры Intel от 8086 до Pentium II. С-Петербург. Питер.1998-224c.

17. Сердюченко В.Я. Розробка алгоритмів та програмування мовою Turbo Pascal.Харків. Паритет.1995-352с.

Размещено на Allbest.ru