Функциональное назначение счетчика циклического процесса

Размещено на http://www.allbest.ru/

Содержание

Введение

1. Описательный раздел

1.1 Выбор и обоснование структурной схемы

2. Расчётный раздел

2.1 Синтез КУ первой декады

2.2 Синтез ПК первой декады

2.3 Синтез КУ второй декады счётчика

2.4 Синтез ПК второй декады

3. Конструктивный раздел

3.1 Разработка принципиальной схемы

Заключение

Литература



Введение

циклический счётчик схема триггер

Цифровая и микропроцессорная техника развивается очень динамично.

Основная цель внедрения микропроцессорных средств вычислительной техники в связь заключается в повышении производительности труда работников отрасли, улучшении качества обслуживания абонентов и клиентуры, и расширении видов передаваемых услуг.

Цифровые методы и цифровые устройства реализованы на интегральных микросхемах разной степени интеграции, в том числе на микропроцессорных средствах, имеют широкие перспективы использования в цифровых системах передачи и распределения информации: в телевизионной, радиовещательной, радиоприемной и другой аппаратуре связи. Буквально на глазах происходят смены поколений персональных компьютеров, в которых используются более производительные процессоры, более емкие запоминающие устройства, более совершенные устройства ввода- вывода информации, более эффективные программные продукты. Следовательно, любые задачи по сбору, обработке и хранению информации могут решаться более быстро, с меньшими затратами материальных средств и интеллектуальных усилий. Именно поэтому цифровые методы обработки информации захватывают все новые технические области: телефонная связь, телевидение, управление предприятиями, но пожалуй, более важным является то, что процесс цифровой электронной информации всё более уверенно вторгается в сугубо нетехнические области, где традиционно накапливаются огромные массивы информации: библиотеки, архивы, музеи, отделы кадров. Происходит интеллектуализация характера функционирования всех технических средств и характера труда людей всех специальностей.

Возникновение современных электронных вычислительных средств относится к 1945 г., когда в Пенсильванском университете (США) под руководством Д. Маучли и Д. Эккерта была создана первая электронная цифровая вычислительная машина ENIAC (Electronic Numerical Integrator and Computer). В дальнейшем подобные машины стали называть ЭВМ или компьютерами. Скорость работы первой ЭВМ была по тем временам огромной: примерно 5000 операций в секунду. Она позволяла в приемлемые сроки решать сложнейшие задачи, на которые ранее приходилось тратить месяцы и даже годы. ЭВМ состояла из 18 000 электронных ламп и потребляла мощность 150 кВт. достаточную для небольшого завода.

Очень важно, что во всём мире идут работы по созданию и развитию не только компьютеров, но и компьютерных сетей, призванных, в конечном счёте обеспечить возможность доступа к информации о новейших достижениях во всех областях цивилизованного мира всех людей нашей планеты, независимо от места проживания.

Общественность всех передовых стран уже давно осознала, что компьютерная грамотность является не модой, а необходимостью. Более того, стало ясно, что вследствие широкого распространения цифровых методов передачи и обработки информации в подготовке всех специалистов в областях связи и приборостроения, измерительной техники и микроэлектроники курс "Цифровая и вычислительная техника" должен занять прочное место.

Функциональное назначение микpопpоцессоpа.

1. Унивеpсальные, т.е. основные микpопpоцессоpы. Они аппаpатно могут выполнять только аpифметические опеpации и только над целыми числами, а числа с плавающей точкой обpабатываются на них пpогpаммно.

2. Сопpоцессоpы. Микpопpоцессоpный элемент, дополняющий функциональные возможности основного пpоцессоpа. Сопpоцессоp pасшиpяет набоp команд компьютеpа. Когда основной пpоцессоp получает команду, котоpая не входит в его pабочий набоp, он может пеpедать упpавление сопpоцессоpу, в pабочий набоp котоpого входит эта команда.

В ОЭВМ МС68НС705С8 (далее МК) имеется три порта общего назначения (по 8 линий ввода-вывода) и один специализированный порт (7 линий). Очевидно, что для непосредственного взаимодействия со всеми устройствами, входящими в состав разрабатываемого устройства управления (далее контроллера), этого количества линий недостаточно, т.е. по одним и тем же линиям ввода-вывода МК должен взаимодействовать с несколькими устройствами.

Исходя из выше изложенного, на портах МК необходимо организовать три шины: данных, адреса и управления, а в состав внешних устройств должны входить регистры, в которые по шине данных с помощью сигналов шины управления будут записываться необходимые данные.

Рассмотрим особенности построения каждого из внешних устройств.

Коммутатор аналоговых сигналов должен состоять непосредственно из самого аналогового коммутатора и регистра, в котором будет записываться слово управления коммутацией. Для выбора одного из 16-ти входов требуется 4 разряда управляющего слова, для выбора одного из двух выходов необходим один разряд, целесообразно так же выделить один разряд для отключения обоих выходов. Таким образом, слово управления аналоговым коммутатором содержит 6 разрядов. Для записи данных в регистр управления требуется один сигнал управления.

Т.к. емкость ОЗУ невелика (256 байт) целесообразно применить статическое ОЗУ, чтобы исключит схему управления динамическим ОЗУ. Схема ОЗУ должна предусматривать отключение от шины данных, т.к. к ней подключены и другие устройства. Сигналы взаимодействия с ОЗУ состоят из 8-ми адресных разрядов, 8-ми разрядов данных и двух сигналов управления- сигнала чтения/записи данных и сигнала отключения выводов данных.

Блок цифро-аналогового преобразователя содержит непосредственно сам ЦАП со схемой формирования опорного напряжения и регистра хранения цифрового кода. Для управления ЦАП требуется 10 разрядов кода и один разряд сигнала записи кода в регистр хранения.

Схема выдачи дискретных сигналов должна состоять из регистра выходных сигналов и схемы преобразования к уровням ТТЛ, если последняя потребуется, в зависимости от применяемого регистра. Для выдачи дискретных сигналов требуется 10 разрядов самих сигналов и одного сигнала управления регистром.

Для организации последовательного интерфейса RS-232 целесообразно использовать встроенный в МК последовательный интерфейс связи, используя его линии RDI, TDO как сигналы RxD, TxD соответственно интерфейса RS-232. Оставшиеся 4 входных сигнала интерфейса RS-232 можно подавать на линии порта D МК, а для двух выходных сигналов управления интерфейсом RS-232 требуется использовать регистр хранения, записывая в него сигналы с шины данных. Для преобразования друг в друга уровней стандартных сигналов интерфейса RS-232 (низкий уровень -15…-5В, высокий +5…+15В) и КМОП 5В необходимо применение схем согласования.

Для исключения постоянного опроса входных сигналов управления интерфейса RS-232 целесообразно организовать прерывание работы МК по изменению этих сигналов.

Таким образом, шина адреса должна быть 8-ми разрядной (ОЗУ), шина данных 10-ти разрядной (ЦАП, выходные дискретные сигналы), шина управления 6-ти разрядной (1 разряд - аналоговый коммутатор, 2 - ОЗУ, 1 - ЦАП, 1 - дискретный выходной сигнал, 1 - RS-232).



1. Описательный раздел

1.1 Выбор и обоснование структурной схемы

Счётчик - это цифровое устройство, предназначенное для подсчёта входных импульсов, которые фиксируются на выходах триггеров счётчика в двоичном коде.

Структурная схема счётчика смешанного типа приведена в графическом разделе “Лист 1”.

Счётчики строятся на триггерах Т-типа. Однако для построения счётчика можно использовать другие типы триггеров, если организовать в них счётный вход “Т”.

Перевод триггеров в нулевое состояние в структурной схеме производится сигналом “сброс”. Сигналы счёта подаются на синхровход “счёт”, записываются в триггеры, и состояния триггеров определяются числом поданных сигналов и вариантом кодировки. Для формирования требуемого модуля счёта Ксч используют несколько счётных декад. Комбинационное устройство вырабатывает сигналы возбуждения триггеров в зависимости от заданного вида триггеров, числа поступивших сигналов счёта и варианта кодировки. Преобразователь кода производит перекодировку выходных сигналов триггеров в сигналы активизации индикатора. Для отображения цифр используются знакосинтезирующие индикаторы.

2. Расчётный раздел

2.1 Синтез КУ первой декады

Необходимое число триггеров в декадах счётчика определяется как минимальное n, удовлетворяющее неравенству

(1)

где N - максимальное значение числа, до которого ведётся счёт.

В рассчитываемом счётчике необходимо выбрать подекадный счёт, когда единицы будут подсчитываться в одной декаде, а десятки в другой.

Для первой декады счётчика необходимое число триггеров равно

n=4

Синтез комбинационного устройства первой декады счётчика следует начать с составления таблицы переходов элемента памяти.

При составлении таблицы переходов элемента памяти необходимо руководствоваться тем, что для построения счётчика используются JK-триггеры.

Таблица 1 - Таблица переходов JK триггера

Виды перехода триггера	Логические уровни сигнала
	J	K
0-0	0	-
0-1	1	-
1-0	-	1
1-1	-	0

Под действием сигналов счёта, счётчик переходит из одного состояния в другое (т.е. одной комбинации состояния триггеров к другой).

После достижения максимального значения числа, до которого ведётся счёт в декаде, счётчик сбрасывается в «0».

Учитывая вышесказанное, составляется таблица переходов первой декады счётчика для заданной системы кодировки.

Таблица 2 - Таблица переходов первой декады счётчика

№ входного импульса	Состояние триггеров счётчика
	Текущее	Следующее
	Q4	Q3	Q2	Q1	Q4'	Q3'	Q2'	Q1'
1	0	0	0	0	0	0	0	1
2	0	0	0	1	0	0	1	0
3	0	0	1	0	0	0	1	1
4	0	0	1	1	0	1	0	0
5	0	1	0	0	0	1	0	1
6	0	1	0	1	0	1	1	0
7	0	1	1	0	1	0	0	0
8	1	0	0	0	1	0	0	1
9	1	0	0	1	1	0	1	0
10	1	0	1	0	0	0	0	0

Затем следует составить таблицу возбуждения памяти триггеров, в которой, кроме текущего и следующего состояний, указаны значения сигналов возбуждения на входах «JK» каждого триггера.

По таблице 3 строятся диаграммы Вейча-Карно.

Количество диаграмм определяется произведением числа использованных в устройстве триггеров на количество информационных входов JK триггера.

Если число триггеров в декаде равно четырём, то число диаграмм - восемь, так как в JK триггере два информационных входа.

Диаграммы Веча -Карно с примером образования в них групп для минимизации реализуемых функций приведены на рисунке 1.

В результате минимизации получены следующие логические выражения для функций возбуждения памяти первой декады.

Таблица 3-Таблица возбуждения памяти

Номер импульса на входе «Счёт»	Состояние триггеров 1 декады
	Т4	Т3	Т2	Т1
	Q4-Q4'	J	K	Q3-Q3'	J	K	Q2-Q2'	J	K	Q1-Q1'	J	K
1	0-0	0	-	0-0	0	-	0-0	0	-	0-1	1	-
2	0-0	0	-	0-0	0	-	0-1	1	-	1-0	-	1
3	0-0	0	-	0-0	0	-	1-1	-	0	0-1	1	-
4	0-0	0	-	0-1	1	-	1-0	-	1	1-0	-	1
5	0-0	0	-	1-1	-	0	0-0	0	-	0-1	1	-
6	0-0	0	-	1-1	-	0	0-1	1	-	1-0	-	1
7	0-1	1	-	1-0	-	1	1-0	-	1	0-0	0	-
8	1-1	-	0	0-0	0	-	0-0	0	-	0-1	1	-
9	1-1	-	0	0-0	0	-	0-1	1	-	1-0	-	1
10	1-0	-	1	0-0	0	-	1-0	-	1	0-0	0	-

Рисунок 1-Диаграммы Вейча-Карно для КУ первой декады.

J1=Q4*Q3VQ2

J2=Q1

J3=Q2*Q1

J4=Q3*Q2

K1=1

K2=Q1VQ3VQ4

K3=Q2

K4=Q2



Переведём полученные выражения в базис И-НЕ:

J2=Q1

K1=1

K3=Q2

K4=Q2



2.2 Синтез ПК первой декады

Синтез преобразователя кода первой декады следует начать с составления таблицы истинности для 7-сегментного индикатора.

При составлении таблицы истинности следует учесть, что на вход преобразователя поступает четырех разрядное слово в двоично-десятичном коде, а на выходах преобразователя логические “1” соответствуют “горящим” сегментам индикатора, отображающим цифру.

Таблица 4-Таблица истинности преобразователя кода первой декады

Входы преобразователя	Выходы преобразователя	Отображаемая цифра
Q4	Q3	Q2	Q1	A	B	C	D	E	F	G
0	0	0	0	1	1	1	1	1	1	0	0
0	0	0	1	0	1	1	0	0	0	0	1
0	0	1	0	1	1	0	1	1	0	1	2
0	0	1	1	1	1	1	1	0	0	1	3
0	1	0	0	0	1	1	0	0	1	1	4
0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	1	0	1	1	1	1	1	6
1	0	0	0	1	1	1	0	0	0	0	7
1	0	0	1	1	1	1	1	1	1	1	8
1	0	1	0	1	1	1	1	0	1	1	9

Исходя из таблицы 4 необходимо построить семь диаграмм Вейча-Карно, по числу индикаторов первой декады.

В результате минимизации получены следующие логические выражения:

Полученные выражения переведём в базис И-НЕ

Т.к ПК счётчика выполнен на микросхемах с логикой НСТЛ, а цифровые индикаторы имеют логику ТТЛ, то необходимо обеспечить согласование уровней сигнала между ПК и индикаторами. Это осуществляется с помощью микросхемы преобразователя уровня типа К176ПУ5.

2.3 Синтез КУ второй декады счётчика

Вторая декада счётчика производит подсчёт цифры десятков импульсов. Исходя из этого для заданного значения коэффициент счёта Ксч=29, ёмкость второй декады должна равняться двум. При этом следующий импульс (третий) переводит счётчик в исходное состояние.

Количество триггеров, необходимых для выполнения этого условия определяется по формуле (1) пункта 2.1.

n=log2(2+1)

n=2

Составим таблицу переходов второй декады счётчика. Аналогично таблице 2 пункта 2.1.

Таблица 5-Таблица переходов второй декады счётчика

№ импульса на входе «Счёт»	Состояние триггеров
	Текущее	Следующее
	Q6	Q5	Q6'	Q5'
1	0	0	0	1
2	0	1	1	0
3	1	0	0	0

Составим таблицу сигналов возбуждения триггеров, в которой указываем вид переходов и сигналов возбуждения триггеров согласно таблице 3 пункта 2.1.

Рисунок 4-Логическая схема ПК первой декады счётчика

Таблица 6-Таблица сигналов возбуждения триггеров

№ импульса на входе «Счёт»	Состояние триггеров
	Т6	Т5
	Q6-Q6'	J	K	Q5-Q5'	J	K
1	0-0	0	-	0-1	1	-
2	0-1	1	-	1-0	-	1
3	1-0	-	1	0-0	0	-

По таблице 6 строим диаграммы Вейча-Карно. Их количество равно четырём, т. к. используется два триггера и у каждого из них по два входа.

Рисунок 5-Диаграммы Вейча-Карно

В результате минимизации получены следующие логические выражения:

J6=Q5

K6=1

K5=1

Исходные выражения соответствуют базису И-НЕ:



2.4 Синтез ПК второй декады

На основании системы кодировки 7421 составляется таблица возбуждения сегментов индикатора:

Отображаемая цифра	Входы преобразователя	Выходы преобразователя
	Q6	Q5	A	B	C	D	E	F	G
0	0	0	1	1	1	1	1	1	0
1	0	1	0	1	1	0	0	0	0
2	1	0	1	1	0	1	1	0	1

Согласно таблице 7 строим диаграммы Вейча-Карно по числу сегментов индикатора

Рисунок 6 - Диаграммы Вейча-Карно для ПК второй декады

По диаграммам Вейча-Карно записываем логические выражения для минимальных значений функции

G=Q6

Переведём полученные выражения в базис И-НЕ:

Рисунок 7- Схема КУ и ПК второй декады

3. Конструктивный раздел

3.1 Разработка принципиальной схемы

Принципиальная схема счетчика циклического процесса состоит из комбинационных устройств преобразователя кода первой и второй декад. Первая и вторая декада счетчика соединены между собой с помощью устройства связи.

Для синтеза устройства связи анализируется конечная счетная комбинация в первой декаде счетчика. Очевидно, что для формирования сигнала переноса из первой декады во вторую, при поступлении девяти счетных импульсов, необходимо наличие активных уровней на выходах Q4, Q2 первой декады (Q4 = Q2 = 1) и счетного импульса. Причем комбинация двух активных уровней на выходах Q4, Q2 будет единственной, т. е. уникальной, что предотвращает ложное срабатывание элементов связи. Таким образом, для реализации элемента связи нужно осуществить функцию:

yсв = C*Q4*Q2

Затем, следует перейти к базису И-НЕ и построить элемент связи на схеме комбинационного устройства второй декады.

Для того чтобы синтезирующий счетчик, при достижении счетного состояния равного Ксч, сбрасывался в “0” (Q1=Q2=Q3=Q4=…=Qn=0), необходимо предусмотреть наличие элемента сброса счетчика в “0”. Анализируя счетные комбинации в I и II декадах, выполнить синтез элемента сброса в “0” и показать его на схеме КУ второй декады.

Для Ксч = 23 и системы кодировки 7421:

yсбр = Q2*Q6*С

Выполним переход к базису И-НЕ:

Рисунок 8- Схема устройства связи и сброса

Для построения декад счётчика из выбранной схемы ИМС выбираем триггер типа К176ТВ1. Он состоит из двух универсальных JK триггеров. В каждом из них имеется вход «S», предназначенных для установки триггера в единичное состояние и вход «R», предназначенный для установки триггера для в нулевое состояние.

В принципиальной схеме счётчика синхровходы каждой декады объединяются в общую шину «Счёт». Синхровходы первой и второй декады соединены между собой в общую шину через элемент связи. Установочные входы «R» каждого триггера объединены в общую шину «Установка». Входы 1 и 2 декад соединены между собой в общую шину к которой подключается элемент сброса.

Т. к. КУ и ПК счётчика выполнены на микросхемах с логикой НСТЛ, цифровые индикаторы выполнены на ИМС с логикой ТТЛ, но для их согласованию по уровню сигнала необходимо использовать ИМС преобразователя уровня типа К 176 ПУ 5.



Заключение

В данном курсовом проекте синтезирован счётчик циклического процесса со значением Ксч=23 и системой кодировки 7421. Для построения счётчиков использован триггер JK-типа, схема построена в базисе И-НЕ. Для отображения подсчитанных цифр использовали семисегментный индикатор. Выбор микросхем осуществлялся на основе ИМС логики НСТЛ. Из серии ИМС МОП-структур выбрали серию К176.

Особенностью данного счётчика при проектировании является использование знакосинтезирующие индикаторы с логикой ТТЛ. Для согласования ИМС разного типа логики по уровню передаваемых сигналов использовали преобразователь уровня.

Литература

1. Калабеков Б.А. Цифровые устройства и микропроцессорные системы. Учебник для техникумов - М.: Радио и связь, 1997 - 336с.

2. Цифровая и вычислительная техника./ Под ред. Евреннова Э.В. Учебник для вузов. - М.: Радио и связь, 1991 - 464с.

3. Вениаминов В.Н. и др. Микросхемы и их применение: Справочное пособие - М.: Радио и связь, 1989 - 272с.

4. Цифровые и аналоговые интегральные микросхемы: Справочник. /Под ред. С.В. Якубовского - М.: Радио и связь, 1989 - 496с.

5. Знакосинтезирующие индикаторы: Справочник. /Под ред. В.П. Балашова - М.: Радио и связь, 1987 - 576с.

6. Алышова А.А., Крецул Е.П. СТАНДАРТ по выполнению курсовых и дипломных проектов (работ), методических указаний, учебных пособий, рабочих программ и других отчётных материалов, разработок выполняемых в Высшем колледже связи. - Минск: ВКС, 1996

7. Хацкевич В.В., Проектирование счётчика циклического процесса, ВПТ, 1992

Размещено на Allbest.ru