Четырехразрядное суммирующе-вычитающее устройство

Пошаговая разработка схемы четырехразрядного суммирующе-вычитающего устройства в виртуальной среде Electronic Workbench. Сумматор как устройство, преобразующее информационные, аналоговые или цифровые сигналы в сигнал, эквивалентный сумме этих сигналов.

Рубрика Коммуникации, связь, цифровые приборы и радиоэлектроника
Вид реферат
Язык русский
Дата добавления 17.03.2017
Размер файла 375,0 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

Некоммерческое акционерное общество

"АЛМАТИНСКИЙ УНИВЕРСИТЕТ ЭНЕРГЕТИКИ И СВЯЗИ"

ФАКУЛЬТЕТ АЭРОКОСМИЧЕСКИХ И ИНФОРМАЦИОННЫХ ТЕХНОЛОГИЙ

Кафедра Компьютерных технологий

КУРСОВАЯ РАБОТА

По дисциплине "Цифровая схемотехника"

На тему "Четырехразрядное суммирующе-вычитающее устройство"

Специальность: 5В070400 - Вычислительная техника и программное обеспечение

Выполнил ст. гр. ВТ-13-3: Вон В.Ч.

Принял проф. каф КТ: Шанаев О. Т.

Алматы

2016

Оглавление

Введение

1. Задание к курсовой работе

2. Теоретическая часть

3. Выполнение задания

Заключение

Список литературы

Приложение А

Приложение Б

Введение

В данной курсовой работе представлена пошаговая разработка схемы четырехразрядного суммирующе-вычитающего устройства в виртуальной среде Electronic Workbench.

Сумматор -- устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов.

1. Задание к курсовой работе

Разработать схему четырехразрядного суммирующе-вычитающего устройства.

В качестве источника вводимых операндов использовать динамический генератор чисел на основе четырехразрядного счетчика.

Устройство снабдить возможностью отображения вида выполняемой операции.

2. Теоретическая часть

Сумматор служит, прежде всего, центральным узлом арифметико-логического устройства компьютера, однако он находит применение также и в других устройствах машины.

В зависимости от формы представления информации различают сумматоры аналоговые и цифровые.

По способу реализации:

· механические.

· электромеханические.

· электронные.

· пневматические.

По принципу действия:

· На счётчиках, считающие количества импульсов входного сигналах.

· Функциональные, выдающие на выходах значения логической функции суммы по модулю и логической функции разряда переноса:

· каждый раз вычисляющие функцию разряда суммы по модулю и функцию разряда переноса

· с таблицами заранее вычисленных значений функции разряда суммы по модулю и значений функции разряда переноса записанных в:

· ПЗУ, ППЗУ (аппаратные) или

· ОЗУ (аппаратные и программные).

По архитектуре:

· Четвертьсумматоры -- бинарные (двухоперандные) сумматоры по модулю без разряда переноса, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма по модулю.

· Полусумматоры -- бинарные (двухоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом -- перенос в следующий (старший) разряд.

· Полные сумматоры -- тринарные (трёхоперандные) сумматоры по модулю с разрядом переноса, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма по модулю в данном разряде, а на другом -- перенос в следующий (более старший разряд). Такие сумматоры изначально ориентированы только на показательные позиционные системы счисления.

По способу действия:

· Последовательные (одноразрядные), в которых обработка разрядов чисел ведётся поочерёдно, разряд за разрядом, на одном и том же одноразрядном оборудовании.

· Параллельнопоследовательные, в которых одновременно параллельно складываются по несколько разрядов, объединённых в группы.

· Параллельные (многоразрядные), в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.

По способу организации переноса:

· С последовательным переносом (Ripple-carry adder).

· С ускоренным групповым переносом (Carry-lookahead adders).

· Сумматор с условным сложением (Conditional sum adder).

· С переключением переноса (с выбором переноса) (Carry-select adder).

· С сохранением переноса (Carry-save adder).

3. Выполнение задания

В своей работе я собрал схему четырехразрядного двоичного сумматора с последовательным переносом на основе логических элементов "И" и "XOR".

Первым шагом я изучил теорию, построил таблицу истинности и собрал схему полусумматора:

Таблица 1 таблица истинности для полусумматора

A

B

S

C

0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

В данной таблице:

A - первое слагаемое;

В - второе слагаемое;

S - сумма;

C - перенос.

Рисунок 1 Полусумматор (блок "sum")

Далее была построена схема полного одноразрядного сумматора:

Рисунок 2 Полный одноразрядный сумматор (блок 1RazrSum)

На основе полного одноразрядного сумматора был построен четырехразрядный сумматор с параллельным переносом:

Рисунок 3 Четырехразрядный сумматор (блок Sum4x)

Плюс данного сумматора в простоте схемы и легком понимании. Главным минусом является низкая скорость обработки данных, при четырех разрядах это не особо заметно, однако с увеличением количества разрядов, также увеличивается время ожидания результата.

Рисунок 4 Внешний вид четырехразрядного сумматора

На этом этапе работа с суммирующей частью закончена, перейдем к вычитающей части устройства

Арифметическую операцию вычитания двух чисел можно свести к операции сложения. В ЭВМ часто применяют следующий порядок вычислений. Сначала вычитаемое (число В), записанное в прямом двоичном коде, переводят в число, записанное в обратном коде, заменяя единицы нулями, а нули единицами (в нашем случае я инвертировал сигнал, используя элемент "НЕ"). Добавлением к полученному коду единицы, получаем дополнительный код. Складываем дополнительный код числа B и прямой код числа А(уменьшаемого). Сумма этих чисел может быть пятиразрядным числом, в таком случае, пятый (высший) разряд выступает в качестве знака числа, если он равен 0, то число отрицательное, если же 1, то число положительное.

Рассмотрим схему вычитающего устройства:

Рисунок 5 Четырехразрядное вычитающее устройство

В качестве источника вводимых операндов был использован динамический генератор чисел на основе четырехразрядного счетчика.

Рисунок 6 Схема генерации числа А

Рисунок 7 Схема генерации числа В

Ключевые клавиши управления:

А - "включение" генератора числа А;

В - "включение" генератора числа В;

Замечание: после "включения" генератора число постепенно нарастает от 0 до F(15).

Space - переключение операции (сложение/вычитание)

С подробной и полной схемой всего устройства можно ознакомиться в приложении А.

В приложении Б можно ознакомиться с режимами работы устройства.

Заключение

В данной работе была разработана схема четырехразрядного суммирующе-вычитающего устройства на основе четырехразрядных сумматоров с последовательным переносом. Изучена специализированная литература по принципам построения схем и выполнению логических преобразований. Также было разработано рабочее виртуальное устройство в программе Electronics Workbench.

В выполнения курсовой результате работы было получено устройство, полностью соответствующее техническому заданию.

Список литературы

1. О.Т.Шанаев. Схемотехника цифровых устройств. Учебное пособие. - Вычислительная техника и программное обеспечение. - Алматы: АУЭС, 2014.

2. О.Т.Шанаев. Цифровая схемотехника. 1-часть. Методические указания по выполнению лабораторных работ для студентов специальности 5В070400 - Вычислительная техника и программное обеспечение. - Алматы: АУЭС, 2014.

3. Угрюмов Е.П. Цифровая схемотехника. - СПб.: БХВ - Санкт-Петербург, 2000.

4. ru.wikipedia.org/wiki/Дополнительный_код_(представление_числа)

Приложение А

Схема четырехразрядного суммирующе-вычитающего устройства

1) Генератор числа А

2) Генератор числа В

3) Переключатель операции

4) Суммирующий блок

5) Вычитающий блок

6) Индикаторы операции

7) Индикаторы результата суммы

8) Индикаторы результата вычитания

Приложение Б

Стартовое состояние устройства

Режим сложения чисел workbench сумматор аналоговый сигнал

Замечание: т.к. в данной среде не предусмотрен элемент отображения двоичных чисел имеющих более четырех разрядов, мы не можем увидеть в десятичной форме числа больше 15 (DEC), однако мы видим двоичный код итогового числа.

Режим вычитания чисел (из больше меньшее)

Режим вычитания чисел (из меньшего большее)

Замечание: при положительном результате вычитания индикатор знака не горит, что означает "+", при отрицательном он загорается, означая "-".

Размещено на Allbest.ru


Подобные документы

  • Аналого-цифровой преобразователь - устройство, преобразующее входной аналоговый сигнал в дискретный код. Современные типов архитектуры АЦП. Основа дискретизации непрерывных сигналов. Схемы параллельных, последовательных, двухступенчатых, сигма-дельта АЦП.

    доклад [709,1 K], добавлен 18.01.2011

  • Разработка устройства преобразования аналоговых сигналов на базе микроконтроллера PIC16F877 и ЦАП AD5346, осуществляющее преобразование в последовательность двоичных кодов, обработку кодов и преобразование результатов обработки в аналоговые сигналы.

    курсовая работа [1,6 M], добавлен 06.06.2012

  • Требования к микросхемам аналогового интерфейса связи. Спектр мощности речевого сигнала. Характеристика сигналов аналоговых сообщений. Последовательность импульсов при передаче точек. Восстановление цифровых сигналов. Уплотнение каналов в телефонии.

    презентация [850,5 K], добавлен 22.10.2014

  • Разработка структурной и функциональной схем устройства преобразования аналоговых сигналов на микропроцессоре PIC. Входное буферное устройство, аналого-цифровой преобразователь. Устройство цифровой обработки сигнала, широтно-импульсный модулятор.

    контрольная работа [612,9 K], добавлен 11.04.2014

  • Компаратор как устройство, предназначенное для сравнения двух сигналов. Основная функция этого комбинационного логического устройства, сфера применения, параметры, виды, микросхема. Основные факторы, обусловливающие случайную составляющую ошибки.

    контрольная работа [96,1 K], добавлен 17.05.2014

  • Устройство коммутаторов аналоговых сигналов. Сущность коммутации сигналов - метода, с помощью которого сигналы, поступающие от нескольких источников, объединяются в определенном порядке в одной линии. Многоканальные, матричные коммутаторы, мультиплексоры.

    реферат [556,8 K], добавлен 20.12.2010

  • Расчет дифференцирующего устройства для формирования управляющих сигналов системы автоматического регулирования. Амплитудночастотные и фазочастотные характеристики идеального дифференцирующего устройства. Сигнал простейшей дифференцирующей rc-цепочки.

    курсовая работа [1001,9 K], добавлен 19.12.2010

  • Разработка функциональной схемы и основных функциональных узлов. Назначение входных сигналов. Устройство ввода значений и блока деления. Сигнал запрещенного деления. Блок интервалов времени. Антидребезговый модуль. Блок индикации. Преобразование кода.

    контрольная работа [404,0 K], добавлен 02.02.2016

  • Проектирование цифрового устройства преобразующего входные комбинации двоичного кода в управляющие сигналы семисегментного индикатора с помощью метода карт Карно. Построение прибора в программе "Electronics Workbench 5.12" на элементах "И", "ИЛИ", "НЕ".

    курсовая работа [1,1 M], добавлен 21.02.2016

  • Согласование уровней сигналов функциональных схем. Электрический расчёт узлов устройства. Схема преобразователя тока в напряжение. Проверка узлов схемы на Electronics Workbench. Разработка печатной платы одного из фрагментов электронного устройства.

    курсовая работа [301,2 K], добавлен 15.08.2012

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.