Размещено на http://www.allbest.ru/

ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ

ГОУ ВПО

УФИМСКИЙ ГОСУДАРСТВЕННЫЙ АВИАЦИОННЫЙ

ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

Факультет авиационного приборостроения

Кафедра телекоммуникационные системы

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

к курсовому проекту

по дисциплине

«Сети связи и системы коммутации»

Разработка пространственно-временного коммутатора потоков Е1 и расчет блокировок построенного на его основе коммутационного поля

Уфа 2006

Содержание

Задание

Введение

1. Структурная схема пространственно-временного коммутатора 88

2. Назначение элементов и принцип работы пространственно - временного коммутатора

3. Основные элементы принципиальной схемы

3.1 Последовательно-параллельный

3.2 Речевое и адресное запоминающие устройства

3.3 Мультиплексоры АЗУ и РЗУ

3.4 Счетчик

3.5 Инвертор

3.6 Параллельно-последовательный преобразователь

4. Расчет блокировок коммутационного поля в режиме индивидуального искания

Заключение

Список использованной литературы

Задание

Разработать пространственно-временной коммутатор потоков Е1 и рассчитать блокировки построенного на его основе коммутационного поля в режиме индивидуального искания.

Исходные данные:

общее число входов коммутационного поля N=16;

число входов одного коммутатора n=8;

число коммутаторов в среднем звене m=6;

интенсивность нагрузки у =0,5 Эрл.

Структура коммутационного поля, соответствующая исходным данным, представлена на рисунке 1.

Рисунок 1. Структура коммутационного поля

Для реализации данного коммутационного поля необходимо спроектировать пространственно- временной коммутатор 88 потоков Е1.

Введение

Развитие телефонной связи нашей страны.

Автоматические телефонные станции декадно-шаговой системы (АТС ДШ) в процессе эксплуатации которых выявился ряд серьезных недостатков. К ним относятся:

- низкое качество обслуживания;

- невысокая надежность коммутационного оборудования;

- ограниченное быстродействие;

- наличие большого числа обслуживающего персонала;

- малая проводность линий.

Наличие этих недостатков явилось серьезным препятствием для значительного увеличения емкости ГТС и автоматизации телефонной связи.

Автоматические телефонные станции координатного типа (АТС КУ). Станции этого типа обладают рядом преимуществ по сравнению с АТС ДШ:

- лучшее качество разговорного тракта;

- уменьшение числа обслуживающего персонала;

- увеличение использования линий;

- увеличение проводности и доступности.

Однако, несмотря на эти улучшения АТС КУ все же имеют ряд недостатков, присущих АТС ДШ. Это и явилось предпосылкой для создания третьего поколения телефонных станций.

Квазиэлектронные и электронные телефонные станции. Квазиэлектронные станции устранили ряд недостатков присущих АТС ДШ и АТС КУ и используются во многих странах мира.

Особенности цифровых коммутационных устройств с импульсно-кодовой модуляцией (ИКМ) сигналов: процессы на входах, выходах и внутри устройств согласованы по частоте и времени (синхронные устройства); цифровые коммутационные устройства являются четырехпроводными в силу особенностей передачи сигналов по цифровым системам. Для коммутации таких стандартных цифровых потоков используется пространственно - временная коммутация , которая реализуется пространственно - временным коммутатором. Коммутатором в телефонии называется nЧm -полюсник, предназначенный для соединения информационных сигналов любого из своих n-входов с любым из m-выходов.

В цифровой коммутационной системе функцию коммутации осуществляет цифровое коммутационное поле. Управление всеми процессами в системе коммутации осуществляет управляющий комплекс.

Цифровизация всех видов информации стала генеральным направлением, обеспечивающим экономически выгодные методы не только ее передачи, но и распределения, хранения и обработки.

Преимущества таких систем над остальными очевидны: высокая помехоустойчивость; малая зависимость качества передачи от длины линии связи; стабильность электрических параметров каналов сигнала; эффективность использования пропускной способности при передаче дискретных сообщений. В цифровом коммутационном оборудовании, по сравнению с аналоговым значительно уменьшились габаритные размеры и сократилось количество металла в конструкции. В то же время надежность, скорость коммутации и возможности коммутаторов возросли многократно. Количество людей обслуживающих коммутаторы цифровых систем связи уменьшилось в несколько раз.

Подытожив, можно сказать, что будущее телекоммуникаций за цифровыми системами связи.

1. Структурная схема пространственно - временного коммутатора 88

Структурная схема пространственно - временного коммутатора 88 представлена на рис. 2.

Рисунок 2. Структурная схема пространственно - временного коммутатора 88

Обозначения на схеме:

S/P - последовательно-параллельный преобразователь;

P/S - параллельно-последовательный преобразователь;

РЗУ - речевое запоминающее устройство;

АЗУ - адресное запоминающее устройство;

СЧ - счетчик;

МX1 - мультиплексор адреса РЗУ;

МX2 - мультиплексор адреса АЗУ.

2. Назначение элементов и принцип работы пространственно - временного коммутатора

Входящие ИКМ тракты поступают на последовательно - параллельный преобразователь S/P, в котором информация, представленная в последовательной форме, преобразуется в параллельную.

С выхода последовательно - параллельного преобразователя поступает на вход данных РЗУ. В РЗУ происходит регулярная запись под воздействием сигналов со счетчика, являющихся адресами для РЗУ. В нулевую ячейку записывается 0-й канал 0-го тракта, в первую - 0-й канал 1-го тракта и т.д.

В АЗУ формируется карта соединений входящих и исходящих каналов.

Мультиплексор М1 осуществляет автоматическое включение на адресный вход РЗУ сигналов со счетчика (в режиме записи) или сигналов с выхода АЗУ (в режиме считывания).

Мультиплексор М2 осуществляет автоматическое включение на адресный вход АЗУ сигналов со счетчика (в режиме считывания) или сигналов с регистра номера исходящего канала (в режиме записи).

Регистры номера входящего и исходящего хранят номера коммутируемых входящих и исходящих каналов, получаемые от устройства управления.

Счетчик формирует сетку частот, являющуюся адресами для АЗУ и РЗУ.

Дешифратор предназначен для формирования сигналов PE (разрешения параллельной загрузки) регистров последовательно - параллельного и параллельно -последовательного преобразователей.

В параллельно - последовательном преобразователе P/S происходит обратное преобразование информации из параллельной в последовательную форму.

3. Основные элементы принципиальной схемы

Все поступающие на коммутатор входящие тракты синхронизированы по тактовой и цикловой частоте, т. е. начала циклов (нулевые канальные интервалы) случаются одновременно.

3.1 Последовательно - параллельный преобразователь

В последовательно-параллельном преобразователе используются 15 регистров К155ИР13. Первые восемь из них работают в режимах параллельной загрузки и сдвига вправо (режим определяется сигналами, приходящими с дешифратора), данные с входящих ИКМ трактов поступают на параллельные входы 8 регистров D0-D7, а снимаются с выходов Q7. Затем поступают на входы последовательного ввода данных остальных 7 регистров (второй ряд) и сдвигаются вправо, что необходимо для синхронного вывода данных с последовательно-параллельного преобразователя, данные снимаются с разных выходов регистров, так как необходимо получить задержку информации на разное количество тактовых интервалов времени (если данные снимаются с выхода Q6, то происходит задержка на 7 тактов; c Q5 - на 6 тактов и т.д.).

Элементная база и принцип действия параллельно-последовательного преобразователя аналогичны. Так как коммутатор 8х8, то и в параллельно-последовательном преобразователе используем все 15 регистров: 8 в режиме параллельной загрузки и сдвига, 7 только в режиме сдвига вправо.

Микросхема К155ИР13 - универсальный, восьмиразрядный, синхронный регистр сдвига. Каждая операция продолжается в регистре не более 20 нс. Синхронную работу регистру обеспечивают специальные входы выбора режима S0 и S1. В таблице 1 указаны сочетания уровней на этих входах, позволяющие переводить регистр в тот или иной режим. Кроме однотипных параллельных входов D0-D7, имеются также дополнительные D-входы: DR - вход последовательного ввода данных при сдвиге информации вправо, DL - вход последовательного ввода данных при сдвиге информации влево. При параллельной загрузке слово, подготовленное на входах D0-D7, появится на выходах Q0-Q7 после прихода последующего перепада тактового импульса на входе С. Низким уровнем на входе R все выходные сигналы устанавливаются на низкий уровень. Регистр потребляет ток 116 мА, тактовая частота его может превышать 25 МГц.

Таблица 1. Назначение выводов микросхемы К155ИР13

Выводы	Назначение	Обозначение
3,5,7,9,15, 17,19,21	Информационные входы	D0 - D7
11	Вход синхронизации	C
2	Сдвиг вправо	DR
22	Сдвиг влево	DL
1,23	Выбор режима	S0 ,S1
13	Вход сброса	R
4,6,8,10,14 16,18,20	Информационные выходы	Q0-Q7
24	Питание	Ucc
12	Общий	0

Рисунок 3. Условное обозначение микросхемы К155ИР13

Таблица 2. Таблица истинности микросхемы К155ИР13

С	R	S0	S1	DR	DL	Dn	Q0	Q1 … Q6	Q7	Режим работы
	0	X	X	X	X	X	0	0 … 0	0	Сброс
	1	0	0	X	X	X	Q0	Q1 … Q6	Q7	Хранение
	1	1	0	X	0	X	Q1	Q2 … Q7	0	Сдвиг влево
	1	1	0	X	1	X	Q1	Q2 … Q7	1
	1	0	1	0	X	X	0	Q0 … Q5	Q6	Сдвиг вправо
	1	0	1	1	X	X	1	Q0 … Q5	Q6
	1	1	1	1	X	dn	D0	d1 … d6	Q7	Параллельная загрузка

Дешифратор К555ИД11 преобразует двоичный код, поступающий на входы D1, D2, D4,D8 в сигнал низкого уровня, появляющийся на десятичном инверсном выходе Q0 -Q9. Он может дешифрировать числа 0-7, когда на вход D8 все время подается сигнал низкого уровня. Время задержки распространения сигнала от адресного входа до выхода 50 нс. Ток потребления микросхемы 70 мА. Состояния дешифратора сведены в таблицу.

Таблица 3. Назначение выводов микросхемы К155ИД11

Выводы	Назначение	Обозначение
11 - 14	Информационные входы	DI1, DI2, DI4, DI8
D0-7	Выходы	DO0 - DO7
8	Общий	0
14	Питание	Ucc

Таблица 4 . Таблица истинности микросхемы К155ИД11

Входы DI	Выходы DO
D I8	D I4	D I2	D I1	0	1	2	3	4	5	6	7
0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	1	1	0	0	0	0	0	0
0	0	1	0	1	0	1	0	0	0	0	0
0	0	1	1	1	0	0	1	0	0	0	0
0	1	0	0	1	0	0	0	1	0	0	0
0	1	0	1	1	0	0	0	0	1	0	0
0	1	1	0	1	0	0	0	0	0	1	0
0	1	1	1	1	0	0	0	0	0	0	1
1	0	0	0	1	0	0	0	0	0	0	0
1	0	0	1	1	0	0	0	0	0	0	0

Такой последовательно-параллельный преобразователь вносит задержку на один канальный интервал. Таким образом, при последовательно-параллельном преобразовании содержимое i к.и. j тр. запишется в РЗУ как содержимое (i+1) к.и. j тр. Исправить это можно, задержав сигнал синхронизации (f_Ц) на один канальный интервал. Задержка, вносимая при параллельно-последовательном преобразовании, устраняется при помощи маркера, который выдает адреса исходящих каналов с опережением на один канальный интервал, то есть используется следующая таблица пересчета сквозной нумерации.

3.2 Речевое и адресное запоминающие устройства

Речевое и адресное запоминающие устройства выбираются по критериям быстродействия и емкости.

Определим быстродействие (времени выборки адреса):

где Т_Ц=125 мкс- период цикла;

n=256- число каналов.

Емкость запоминающего устройства определяется числом входящих ИКМ трактов и разрядностью передаваемых сигналов. Емкость запоминающих устройств в коммутаторе 88 должна быть 256 слова по 8 бит.

РЗУ и АЗУ построены на основе микросхемы КМ185РУ7. Назначение выводов и таблица истинности микросхемы КМ185РУ7 приведены в таблицах 7 и 8.

Параметры микросхемы КМ185РУ7:

Информационная емкость 1024 бит

Организация 256 слов по 4 бита

Время выборки адреса не более 45 нс

Напряжение питания 5 В 5%

Совместимость по входу и выходу с ТТЛ - схемами

Входное напряжение низкого уровня 0,8 В

высокого уровня 2,1 В

Выходное напряжение низкого уровня 0,45 В

высокого уровня 2,4 В

Входной ток низкого уровня 0,3мА

высокого уровня 0,04мА

Выходной ток низкого уровня 8мА

высокого уровня 5,2мА

Таблица 5. Назначение выводов микросхемы КМ185РУ7

Выводы	Назначение	Обозначение
1-7,21	Адресные входы	А0 - А7
9,11	Входы данных	DI0 - DI3
13.15	Выходы данных	DO0 - DO3
17.19	Выбор микросхемы	CS1 , CS2
20	Сигнал запись-считывание	WR
18	Разрешение по выходу	CEO
8	Общий	0
22	Напряжение питания	Ucc



Рисунок 4. Условное обозначение микросхемы КМ185РУ7

Таблица 6. Таблица истинности микросхемы КМ185РУ7

CS1	CS2	CEO	WR	A0 - A7	DI0 - DI3	DO0 - DO3	Режим работы
M	M	X	X	X	X	Z	Хранение
H	L	X	L	A	L	Z	Запись 0
H	L	X	L	A	H	Z	Запись 1
H	L	L	H	A	X	Данные в прямом коде	Считывание
H	L	H	H	A	X	Z	Запрет выхода

Примечание:

М - любая комбинация уровней, отличная от CS₁=H и CS₂=L .

X - безразличный уровень сигнала.

H - высокий уровень сигнала.

L - низкий уровень сигнала.

A - значение текущего адреса.

На информационные входы АЗУ подаются сигналы номера входящего канала. На адресные входы - с мультиплексора адреса АЗУ.

Сигнал записи WR представляет собой последовательность частоты f_т.

Сигнал разрешения по выходу СЕО является отрицанием f_т.На вход CS₁ подается уровень логической единицы, CS₂-логического нуля.

Информация с выходов, данных DO₀ - DO₇ АЗУ поступает на информационные входы регистра К155ИР13, работающего в режиме параллельной загрузки, в котором происходит стробирование сигналов с частотой f_т для увеличения длительности сигналов и синхронизации сигналов относительно тактовой частоты f_т. Синхронную работу регистра обеспечивают входы выбора режима S₀ и S₁, на которые подается уровень логической единицы. На вход синхронизации подается сигнал f_т . На входы DR и DL подается уровень логического нуля. На выходе регистра получаем данные с задержкой на 1 такт. Сигнал с выхода стробирующего регистра подаются на мультиплексор адреса РЗУ.

На адресные входы РЗУ подаются сигналы с мультиплексора адреса РЗУ. Так как сигналы с мультиплексора адреса РЗУ приходят с задержкой в 1 такт, то сигналы с параллельно-последовательного преобразователя, приходящие на информационные входы РЗУ, необходимо задержать на 1 такт. Задержка данных осуществляется на регистре К155ИР13, работающего в режиме параллельной загрузки. Информация, поступившая на входы данных регистра с параллельно-последовательного преобразователя, появится на его выходах с приходом фронта синхроимпульса на вход С, поэтому на вход синхронизации подается сигнал f_т . Сигналы с выхода данных регистра подаются на вход данных РЗУ.

Сигнал записи WR и сигнал разрешения по выходу CEO подаются аналогично сигналам АЗУ; на вход CS₁ подается уровень логической единицы, CS₂ -логического нуля.

Информация с выходов данных РЗУ поступает на параллельно-последовательный преобразователь.

3.3 Мультиплексоры адреса АЗУ и РЗУ

Мультиплексоры предназначены для автоматической выборки одного из двух информационных каналов и подключения его к своему выходу.

Мультиплексоры адреса АЗУ и РЗУ построены на основе микросхемы К155КП11. Назначение выводов и таблица истинности микросхемы К155КП11 приведены в таблицах 7 и 8.

Параметры микросхемы К155КП11

Напряжение питания 5 В 5%

Выходное напряжение низкого уровня 0,4 В

высокого уровня 2,4 В

Входной ток низкого уровня -1,6мА

высокого уровня 0,04мА

Рисунок 5. Условное обозначение микросхемы К155КП11

Таблица 7. Назначение выводов микросхемы К155КП11

Выводы	Назначение	Обозначение
2, 3, 5, 6, 10,11, 13, 14	Информационные входы	DI00 - DI30 , DI01 - DI31
1	Вход выборки адреса	А
15	Вход стробирования	S
4, 7, 9, 2	Информационные выходы	DO0 - DO3
8	Общий	0
16	Напряжение питания	Ucc

коммутатор мультиплексор счетчик инвертор

Таблица 8. Таблица истинности микросхемы К155КП11

S	A	DIi0	DIi1	DOi
1	X	X	X	Z
0	0	Данные в прямом коде	X	Данные в прямом коде
0	1	X	Данные в прямом коде	Данные в прямом коде

На нулевые информационные входы мультиплексора адреса АЗУ подаются сигналы со счетчика, а на единичные - номер исходящего канала. На адресный вход А подаются сигналы частотой отрицание f_T. На стробирующий вход S подается сигнал логического 0.

В режиме записи в АЗУ мультиплексор пропускает номера исходящих каналов, в режиме считывания из АЗУ - со счетчика.

На нулевые информационные входы мультиплексора адреса РЗУ подаются сигналы со счетчика, а на единичные - со стробирующего регистра после АЗУ. Так как сигналы со стробирующего регистра приходят с задержкой в 1 такт, то сигналы со счетчика тоже необходимо задержать на 1 такт. Задержку осуществляют на регистре задержки адреса, представляющем собой регистр К155ИР13, работающий в режиме параллельной загрузки. На адресный вход А подаются сигналы частотой f_T co счетчика. На стробирующий вход S подается сигнал логического 0.

В режиме записи в РЗУ мультиплексор пропускает сигналы со счетчика, в режиме считывания из РЗУ - со стробирующего регистра после АЗУ. На нулевые информационные входы мультиплексора адреса АЗУ подаются сигналы со счетчика, а на единичные - c маркера - исходящих каналов. На адресный вход А подаются сигналы частотой отрицание f_T c комбинационной схемы. На стробирующий вход S сигнал логического 0.

В режиме записи в АЗУ мультиплексор пропускает сигналы с регистра, в режиме считывания из АЗУ - со счетчика.

На нулевые информационные входы мультиплексора адреса РЗУ подаются сигналы со счетчика, а на единичные - со стробирующего регистра. Так как сигналы со стробирующего регистра приходят с задержкой в 1 такт, то сигналы со счетчика тоже необходимо задержать на 1 такт. Задержку осуществляют на регистре задержки адреса, представляющий собой регистр К155ИР13, работающий в режиме параллельной загрузки (принцип работы аналогичен работе регистра задержки данных с последовательно - параллельного преобразователя). На адресный вход А подаются сигналы частотой f_T co счетчика. На стробирующий вход S сигнал логического 0.

В режиме записи в РЗУ мультиплексор пропускает сигналы со счетчика, в режиме считывания из РЗУ - с выхода АЗУ.

3.4 Счетчик

Счетчик представляет собой 2 соединенных четырехразрядных двоичных синхронных счетчика КР531ИЕ10.

Рисунок 6. Счетчик

Таблица 9. Таблица истинности микросхемы КР531ИЕ10

Выводы	Назначение	Обозначение
3,4,5,6	Входы предварительной установки	DI1 - DI4
9	Вход параллельной загрузки	L
2	Вход синхронизации	C
7,10	Входы разрешения счета	E1, E2
1	Вход сброса	R
11,12,13,14	Счетные выходы	Q1, Q2, Q4, Q8
15	Выход окончания счета	P
16	Питание	Ucc
8	Общий	0

Счетчик формирует сетку частот для комбинационных схем и адреса для АЗУ и РЗУ. На вход синхронизации С подается сигнал частотой f_т. На вход параллельной загрузки L подается уровень логической единицы, а на входы предварительной установки DI1 - DI4 - логического нуля. Счетчик запускается положительным перепадом тактового импульса, подаваемым на вход синхронизации С при наличии на входах разрешения счета E1 и Е2 напряжения высокого уровня.

3.5 Инвертор

Используемая микросхема К155ЛН3, состоит из одного инвертора.

Таблица 10. Назначение выводов микросхемы КР531ИЕ10

Режим работы	Входы	Выходы
	R	C	Е1	Е2	L	Dn	Qn	P
Сброс	0	X	X	X	X	X	0	0
Параллельная загрузка	1		X	X	0	0	0	0
	1		X	X	0	1	1	1
Счет	1		1	1	1	X	счет	1
Хранение	1	X	0	X	1	X	Qn	1
	1	X	X	0	1	X	Qn	1

Таблица 11. Электрические параметры инвертора К155ЛН3

1	Номинальное напряжение питания	5 В 5 %
2	Выходное напряжение	не более 30 В
3	Входной ток низкого уровня	не более -1,6мА
4	Входной ток высокого уровня	не более 0,04мА
5	Входной пробивной ток	не более 1 мА
6	Ток потребления при низком уровне выходного напряжения	не более 51 мА
7	Ток потребления при высоком уровне выходного напряжения	не более 48 мА
8	Потребляемая статическая мощность на один логический элемент	не более 43,3 мВт
9	Время задержки распространения при включении	не более 23 нс
10	Время задержки распространения при выключении	не более 15 нс

Временные задержки распространения сигнала по всем элементам схемы отвечают быстродействию всей схемы в целом.

3.6 Параллельно-последовательный преобразователь

Параллельно - последовательный преобразователь предназначен для преобразования внутренней информации коммутатора, представленной в параллельной форме в последовательную форму для передачи в исходящие ИКМ тракты.

Элементная база и принцип действия параллельно-последовательного преобразователя аналогичны последовательно-параллельному преобразователю.

4. Расчет блокировок коммутационного поля в режиме индивидуального искания

Индивидуальное искание - соединение в коммутаторе конкретного канала конкретного тракта в конкретный канал конкретного тракта.

Рассчитаем блокировки коммутационного поля по методу вероятностных графов. Строим вероятностный граф коммутационного поля для режима индивидуального искания.

Рисунок 7. Вероятностный граф

Метод вероятностных графов основан на замене вероятности блокировки - р интенсивностью нагрузки у.

р =у =0,5

Вероятность блокировки коммутационного поля рассчитывается по формуле:

Применение метода вероятностных графов корректно применять, т.к. построенная нами схема не является схемой Клосса.

Заключение

Задачей курсовой работы являлось ознакомление с принципом работы и основными методами проектирования пространственно - временного коммутатора.

В процессе выполнения курсовой работы спроектирован пространственно - временной коммутатор 88 потоков Е1, элементной базой которого являются отечественные ТТЛ микросхемы серий 155, 185, 555.

Работоспособность спроектированного пространственно - временного коммутатора подтверждается временными диаграммами всех элементов коммутатора и расчетом блокировок коммутационного поля.

Список использованной литературы

1. Калабеков Б.А. Цифровые устройства и микропроцессорные системы: Учебник для техникумов связи.- М.: Горячая линия - Телеком, 2000.

2. Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник. - М.: Радио и связь, 1990.

3. Справочник по интегральным микросхемам/ Б.В. Тарабрин,

С. В. Якубовский, Н.А. Барканов и др.; Под ред. Б. В. Тарабрина. - М.: Энергия, 1980.

4. Цифровые интегральные микросхемы: Справочник /М.И. Богданович, И.Н. Грель, В.А. Прохоренко, В.В. Шалимо - Мн.: Беларусь, 1991.

Размещено на Allbest.ru