Размещено на http://www.allbest.ru/

Федеральное государственное автономное образовательное учреждение высшего профессионального образования

«СИБИРСКИЙ ФЕДЕРАЛЬНЫЙ УНИВЕРСИТЕТ»

ИНСТИТУТ ИНЖЕНЕРНОЙ ФИЗИКИ И РАДИОЭЛЕКТРОНИКИ

Кафедра «Инфокоммуникации»

КУРСОВАЯ РАБОТА

Вычислительная техника и информационные технологии



ТЕХНИЧЕСКОЕ ЗАДАНИЕ

Разработать вычислительно е устройство, позволяющее реализовать алгоритм обработки рекурсивный фильтр 1 порядка:

Y(n)=X(n) + Y(n-1)/2,

где Y(n-1) - предыдущий отчет выходного сигнала.

Запуск АЦП и вывод данных на ЦАП рекомендуется производить по таймеру с программируемой частотой.



Содержание

Введение

1. Описание функционального назначения МПС в соответствии с техническим заданием на курсовую работу. Анализ возможных путей решения поставленной задачи

2. Техническое описание и характеристики используемых микросхем. Справочные данные по использованию и подключению

2.1 Микропроцессор - К1810ВМ88

2.2 Тактовый генератор - К1810ГФ84

2.3 Буферные регистры

2.4 Шинный формирователь - КР580ВА86

2.5 Программируемый таймер - КР1810ВИ54

2.6 ППЗУ - КР556РТ6

2.7 АЦП - К1108ПВ1

2.8 ЦАП - К1108ПА1

2.9 Операционный усилитель - К140УД11

2.10 Логические элементы

3. Распределение адресного пространства

4. Описание работы принципиальной схемы

5. Программа

Заключение

Список использованных источников



Введение

Быстрое развитие современной микроэлектроники и, в частности , цифровой схемотехники сопровождается вовлечением в эту область все более широкого круга разработчиков новых функциональных узлов, устройств и систем, а также пользователей компонентной базы и традиционных схемотехнических решений в новых прикладных областях. При этом специалист в области цифровой схемотехники должен обладать обширными знаниями в способах математического описания функционирования цифровых схем на логическом и электрическом уровнях, знать современную компонентную базу цифровой схемотехники и предпочтительные области ее применения, свободно ориентироваться в промышленных сериях интегральных микросхем и перспективах их дальнейшего совершенствования, овладеть методами построения структур цифровых устройств и систем, включая средства микропроцессорной техники.



1. Описание функционального назначения МПС в соответствии с техническим заданием на курсовую работу. Анализ возможных путей решения поставленной задачи

Проектируемое устройство будем выполнять на микросхемах, выполненных по технологии ТТЛ и ТТЛШ.

Микросхемы ТТЛ и ТТЛШ отличаются хорошими электрическими параметрами, удобны в применении, могут иметь высокий уровень интеграции и обладают большим функциональным разнообразием, что обусловило их широкое распространение в современной цифровой аппаратуре.

Проектируемую схему будем выполнять на микропроцессорном комплексе К1810, что упрощает разработку системы.

Для построения микропроцессорной системы будем использовать ЦПУ КР1810ВМ88, имеющее 8-разрядную шину данных, выполненное по n-МОП-технологии и электрически совместимое с микросхемами ТТЛ и ТТЛШ. Можно было построить систему на процессоре КР1810ВМ86, однако техническая задача позволяет реализовать задачу на упрощенном варианте.

По техническому заданию на курсовую работу, нужно запуск АЦП и вывод данных на ЦАП производить по таймеру с программируемой частотой.

Основная МПС включает в себя модуль МП, тактовый генератор, ОЗУ и ПЗУ.

Исходя, из технического задания можно сделать вывод, что проектируемая система не нуждается в специальных микросхемах оперативной памяти, поскольку обрабатываемые данные (текущий отсчет сигнала, предыдущий отсчет сигнала, результат вычислений и др.) могут уместиться в блоке регистров общего назначения (далее РОН) микропроцессора.

Модуль микропроцессора включает в себя буферные регистры для защелкивания адреса, двунаправленные формирователи шины данных и схемы формирования сигналов управления внешними устройствами.

Для организации периодического запуска АЦП необходим таймер, обмен информацией между АЦП и МП наиболее просто осуществить по прерыванию с АЦП. Для тактирования этих устройств используем тактовый генератор К1810ГФ84 из микропроцессорного комплекса К1810.



2. Техническое описание и характеристики используемых микросхем. Справочные данные по использованию и подключению

2.1 Микропроцессор - К1810ВМ88

Микросхема представляет собой 16-битовый микропроцессор с 8-битовой внешней шиной данных и предназначены для перевода аппаратных средств, построенных на К580ВМ80 и К580ВМ85, на программную среду К1810ВМ86. Имеет аналогичную архитектуру и одинаковую систему команд с К1810ВМ86. Различия состоят в изменении разрядности шины данных и соответствующих изменениях структуры и работы шинного интерфейса. В назначении выводов линии адреса А15…А8 используются только для выдачи адресов, а линия заменена линией состояния , так К1810ВМ88 может обращаться только к байту и разрешение старшего байта шины отпадает. МП работает с частотой 5 МГц.

Рисунок 1 - Условное графическое обозначение К1810ВМ88, назначение выводов

Структурная схема (рисунок 2) К1810ВМ88 содержит две относительно независимые части. Операционное устройство, реализующее заданные командой операции, и устройство шинного интерфейса, осуществляющее выборку команд из памяти, а также обращение к памяти и внешним устройствам для считывания операндов и записи результатов.

Рисунок 2 - Структурная схема К1810ВМ88

Операционное устройство МП содержит группу общих регистров, арифметико-логическое устройство (АЛУ), регистр флагов F и блок управления.

В соответствии с основным назначением рассматриваемых регистров выделяют регистры AX, BX, CX, DX, используемые для хранения данных, а также что они допускают раздельное использование их младших AL, BL, CL, DL и старших байтов AH, BH, CH, DH. Указательные регистры SP и BP хранят смещение адреса в пределах текущего стекового сегмента памяти. SI и DI индексные регистры хранят смещение адреса соответственно в текущем сегменте данных и в текущем дополнительном сегменте.

Устройство шинного интерфейса содержит блок сегментных регистров, указатель команд, сумматор адресов, очередь команд и буферы.

Сегментные регистры хранят базовые адреса сегментов памяти:

- кодового сегмента CS, в котором содержится программа;

- стекового сегмента SS;

- сегмента данных DS;

- дополнительного сегмента ES, содержащего данные.

Указатель команд IP хранит смещение следующей команды в текущем кодовом сегменте.

2.2 Тактовый генератор - К1810ГФ84

Микросхема представляет собой тактовый генератор с возможностью работы на гармониках кварцевого резонатора и с выбором режима синхронизации сигнала готовности для синхронизации с тактовыми сигналами ЦП.

В состав ИС входят задающий мультивибратор, делители частоты на 2 и 3, формирователь тактового сигнала, схемы синхронизации и выбора задающей частоты и схемы формирования сигналов «установка» и «готовность». Сигналы формируются из колебаний основной частоты внешнего кварцевого резонатора, подключаемого к выводам X1 и X2, или третьей гармоники кварцевого резонатора, выделяемой резонансным LC-контуром, или от внешнего генератора, подключаемого к выводу 14. Рекомендуемые типы резонаторов: РГ-05, РК8, РК45ММ. Последовательно с резонатором подключается конденсатор (5…25 пФ), подбираемый при точной настройке на требуемую частоту мультивибратора. В ИС имеются 3 частотных выхода: «OSC - мультивибратор, CLK - тактовый сигнал МОП, PCLK - периферийный тактовый сигнал ТТЛ». Частоты связаны соотношением в режиме внутреннего генератора и в режиме внешнего генератора. Если вход подключен к земле, то генератор работает в режиме формирования сигналов от внутреннего генератора, если на вход подать высокий потенциал - формирование сигналов от внешнего генератора.

Содержит 528 интегральных элементов. Корпус типа 2104.18-5, масса не более 1,8 г.



Рисунок 3 - Условное обозначение и назначение выводов

2.3 Буферные регистры

КР580ИР82

Микросхема представляет собой 8-разрядный буферный регистр не инвертирующий. Предназначена для ввода-вывода информации со стробированием в микропроцессорных схемах. Может быть использована в качестве буферного регистра в вычислительных системах и устройствах дискретной автоматики. В зависимости от состояния стробирующего сигнала может работать в режимах шинного формирователя или хранения. Содержит 520 интегральных элементов. Корпус типа 2140ю.20-2, масса не более 4 г.

Рисунок 4 - Условное обозначение и назначение выводов КР580ИР82

Рисунок 5 - Таблица истинности



Предельно допустимые режимы эксплуатации:

- Максимальное напряжение питания 5,5 В;

- Минимальная длительность тактовых импульсов 15 нс;

- Максимальна длительность фронта и среза выходного импульса. . 200 нс;

- Температура окружающей среды -10..+60 С.

К555ИР27

Микросхема представляет собой регистр восьмиразрядный с разрешением записи. Содержит 327 интегральных элементов. Корпус типа 2140.20-1, масса не более 3,6 г.

Рисунок 6 - Условное обозначение и назначение выводов К555ИР27

2.4 Шинный формирователь - КР580ВА86

Микросхема представляет собой двунаправленный 8-разрядный неинвертирующий шинный формирователь с тремя состояниями на выходе. ИС служат буферным устройством в схемах микропроцессорных систем. Наличие состояния с высоким выходным импедансом позволяет нагрузить группу таких микросхем на одну нагрузку.



Рисунок 7 - Условное обозначение и назначение выводов КР580ВА86

Рисунок 8 - Таблица истинности

2.5 Программируемый таймер - КР1810ВИ54

Микросхема представляет собой программируемы таймер (рисунок 15) и предназначена для генерации времязадающих функций, программно-управляемых временных задержек с возможностью программного контроля их выполнения, в микропроцессорных системах для управления и изменения в реальном масштабе времени. В состав ИС входят буфер шины данных и логические схемы управления чтением/записью; дешифратор; 3 независимых канала (COUNT0…COUNT2), каждый из которых может быть запрограммирован на работу в одном из шести режимов для двоичного или двоично-десятичного счета.

Каждый канал включает:

- 16-разрядный буферный регистр OL;

- 16-разрядный счетчик/таймер CE;

- 16-разрядный регистр констант пересчета CR;

- 8-разрядный регистр состояния канала RS;

- 8-разрядный регистр управляющего слова RSW.

Рисунок 9 - Условное обозначение и назначение выводов КР1810ВИ54

2.6 ППЗУ - КР556РТ6

Микросхема представляет собой программируемое постоянное запоминаю- щее устройство емкостью 16 384 бит (2048х8) с открытым коллекторным выходом. Содержит 35 000 интегральных элементов.

Рисунок 17 - Условное обозначение и назначение выводов КР556РТ6

Рисунок 18 - Таблица истинности



Рисунок 10 - Электрические параметры

2.7 АЦП - К1108ПВ1

Микросхема представляет собой быстродействующий 10-разрядный функционально завершенный АЦП последовательного приближения и предназначены для преобразования аналогового сигнала в цифровой 10-разрядный параллельный код ТТЛ уровней.

В состав ИС входят источник опорного напряжения (ИОН), генератор тактовых импульсов, выходной регистр с тремя логическими состояниями и функцией хранения информации в течении одного преобразования, ЦАП, многовходовый компаратор напряжения с входным резисторным вычитающим устройством, дешифратор уровней тока. ИС рассчитана на преобразование однополярного входного напряжения в диапазоне 0…3 В, подаваемого на вход через внешний ОУ или УВХ при макс.частоте 1,1 МГц для 10-разрядного режима и 1,33 МГц для 8-разрядного.

Рисунок 11 - Условное обозначение и назначение выводов К1108ПВ1



2.8 ЦАП - К1108ПА1

Микросхема представляет собой быстродействующий 12-разрядный ЦАП (рисунок 23) и предназначена для построения блоков аналогового ввода-вывода. Выполняют функцию линейного преобразования 12-разрядного параллельного кода в выходной униполярный или биполярный ток. микропроцессорный генератор буферный регистр

В состав ИС входят 12 токовых ключей, схема стабилизации тока ключей, резисторная матрица R-2R. Преобразование осуществляется по принципу суммирования двоично-взвешенных токов. ИС могут работать в режиме суммирования токов на внешнем резисторе в составе в составе АЦП последовательного приближения.

Рисунок 12 - Условное обозначение и назначение выводов К1108ПА1

2.9 Операционный усилитель - К140УД11

Микросхема представляет собой быстродействующий операционный усилитель, имеющий защиту от превышения напряжений по входу и схему защиты выхода от короткого замыкания, с составными транзисторами на входе, с внутренней частотной коррекцией. Выполнена на планарно-эпитаксиальной технологии с изоляцией p-n переходом, имеет выводы для балансировки.



Рисунок 13 - Условное обозначение и назначение выводов К140УД11

2.10 Логические элементы

К155ЛЕ1

Микросхема представляет собой 4 логических элемента 2ИЛИ-НЕ.

Рисунок14 - Условное обозначение и назначение выводов К155ЛЕ1

К155ЛН1

Микросхема представляет собой 6 логических элементов НЕ.

Рисунок 15 - Условное обозначение и назначение выводов К155ЛН1



К155ЛА3

Микросхема представляет собой 4 логический элемента 2И-НЕ.

Рисунок 16 - Условное обозначение и назначение выводов К155ЛА3



3. Распределение адресного пространства

Микропроцессорная система состоит из 4 внешних устройств, над которыми нужно осуществлять управление. В данной системе будем использовать раздельную адресацию ввода-вывода и памяти. Таким образом память состоит из микросхемы ППЗУ КР556РТ6 емкостью 2 Кбайта, а микросхема ОЗУ отсутствует. Сигналы управления будем формировать с помощью логических элементов.

Управление данными устройствами будем осуществлять при помощи управляющих линий шины адреса, приведенной в таблице 1:Таблица 1 - Распределение адресного пространства

Адресные биты	Микросхема	Диапазон адресов
00010000b 00010011b	Таймер К1810ВИ54	10h 13h
00100000b	БР К555ИР27	20h
01000000b	АЦП К1108ПВ1	40h
Организованно по чтению	ППЗУ КР556РТ6	000h 7FFh



4. Описание работы принципиальной схемы

Генератор КР1810ГФ84 формирует тактовые импульсы CLK для ЦП и PCLK для периферийных устройств. Генератор работает в режиме формировании сигналов от внутреннего генератора (SGN), вход подключен к «земле». К входам X1 и X2 подключен кварцевый резонатор с частотой 15 МГц, а также подстроечный конденсатор С1. Так как , то сигнал CLK = 5 МГц, частота нужная для тактирования ЦП КР1810ВМ88.

Выходной сигнал сброса (RESET) вырабатывается при поступлении логической 0 на вход .Ко входу подключается цепь управления из R1, C2,SA1. Конденсатор C2 до включения питания разряжен. В начальный момент времени t0 подается напряжение питания на выводы (+). Начиная с этого момента времени на входе действует логический 0 до момента t1, когда напряжение на конденсаторе C2 достигнет порогового значения логической 1. В течение интервала t0..t1 выходной сигнал RESET имеет активный уровень лог.1. Микропроцессор переводится в исходное состояние. При этом в регистр CS записывается код FFFFh, а в регистр IP код 0000h. Когда C2 зарядится и сигнал станет "1", на входе RESET микропроцессора сигнал снизится до пассивного уровня. Начинается основной цикл работы. МП извлекает из ячейки памяти с адресом FFFF:0000 первый байт команды, который чаще всего является кодом безусловного перехода к тому месту в памяти, где находится начало программы. В процессе работы можно перезапустить МП с помощью кнопки SA1.

Для сигнала готовности (READY) на входы генератора RDY1, , RDY2, подается напряжение питания логической 1, с ограничительным резистором R2 для предотвращения попадания больших входных токов (на схеме обозначена, как точка А).

Микропроцессор КР1810ВМ88 работает в минимальном режиме, потому что система имеет сравнительно небольшое число ИС и ВУ, т.е. сам вырабатывает все необходимые сигналы управления периферийными устройствами. Для выбора минимального режима на вход подключается к т.А и подается логическая 1.

Микропроцессор КР1810ВМ88 имеет мультиплексированную шину адресов/данных (далее ШАД). Для разделения адреса от данных включим в систему буферный регистр КР580ИР82 и данных от адреса включим шинный формирователь КМ580ВА86.

Для формировании шины адреса (ША) подключим КР580ИР82 использующийся в качестве однонаправленного шинного формирователя, который будет «защелкивать» информацию при стробирующем сигнале ALE в такте T1, поступаемого от микропроцессора на вход . В такте Т1 поступает адресная информация по ШАД. Для разрешения «защелкивания» подключим вход к «земле», что соответствует логическому 0, тогда сверяясь с таблицей истинности (рисунок 7) буферный регистр КР580ИР82 не перейдут в 3 высокоомное состояние.

Для формирования шины данных (далее ШД) к ШАД подключим шинный формирователь КМ580ВА86. К входу (разрешение передачи) подключим выход микропроцессора для передачи данных формирующихся в такте Т3. Выход микропроцессора подключим к входу Т буферного регистра КР580ИР82, что позволит вести передачу от микропроцессора к ЗУ и ВУ, и от ЗУ и ВУ к микропроцессору.

Для разделения обращения чтения/записи к ЗУ и ВУ сформируем шину управления (ШУ). На логических элементах с помощью одного входа ИС К155ЛН1 и ИС К155ЛЕ1, сформируем сигналы , для чтения и записи ВУ соответственно, и , для чтения и записи ЗУ соответственно.



Таблица 2 - Таблица истинности сформированных , ( , )

()	/	ИЛИ	ИЛИ-НЕ / ( / )
1 (0)	1	1 (1)	0 (0)
1 (0)	0	1 (0)	0 (1)
0 (1)	1	1 (1)	0 (0)
0 (1)	0	0 (1)	1 (0)

Для выбора ППЗУ К556РТ6 организован посылкой сигнала на два разрешающих входа ESE2, ESE3, а ESE1 подключен на «землю». При чтении памяти на входа ESE2, ESE3 подается логическая 1, что по таблице истинности (рисунок 18) соответствует чтению. При логическом 0 происходит хранение.

Таймер КР1810ВИ54 для правильного режима работы нужно запрограммировать управляющим словом. Управляющее слово будем ориентировать на работу с 0 каналом, режимом 2 (импульсного генератора частоты) и двоично-десятичный счет. К входам и подключаем сигналы и соответственно. Работа канала во времени определяется тактовыми импульсами PCLK = 2,5 МГц с генератора тактовых сигналов, подаваемыми на вход CLK0 (остальные CLK1,CLK2 заземляем, т.к. не будем их использовать и чтоб не было наводок), входные адресные линии таймера A0 и A1 подключены к младшим адресным линиям системы, по ним осуществляется адресация к одному из каналов таймера при программировании.

Работа входного буфера разрешается управляющим сигналом (“выбор кристалла”), формирующимся при = “1” и A4= “1” проходящих через логический элемент И-НЕ.

Для разрешения выполнения счета на входы GATA2-GATA0 подаем напряжение питания от т.А. Так как таймер будет работать с 0 каналом выход OUT0, на котором будет выходить сигнал с частотой PCLK/N (N-константа пересчета). Настроим выход на частоту 10 КГц, выберем константу N=250 и подадим этот сигнал на вход 22 «старта» АЦП К1108ПВ1.

Сформируем управляющее слово для таймера КР1810ВИ54 в таблице 3.

Таблица 3 - Управляющее слово таймера

D7	D6	D5	D4	D3	D2	D1	D0
0	0	1	0	0	1	0	1
канал 0	чтение/запись младшего байта	режим 2 - импульсный генератор	Двоично-десятичный счет

АЦП К1108ПВ1 начинает работу с приходом на вход 22 (“вход запуска”) от таймера КР1810ВИ54 инвертированного логическим элементом НЕ. Преобразование информации заканчивается выдачей сигнала АЦП в систему о готовности данных [уровень лог. 0 на выводе 11 (“готовность данных”)]. Данный сигнал инвертируется и подается на вход INTR (“запрос прерывания”) микропроцессора. Далее микропроцессор осуществляет чтение номера вектора прерывания. В этом цикле микропроцессор переводит выводы всех управляющих сигналов (кроме INTA) в третье состояние и производит чтение одного байта по шине данных.

Работу АЦП организуем по схеме на рисунке 33.

Рисунок 17 - Схема подключения АЦП К1108ПВ1



Вывод 13 АЦП соединяем с выводом 15 АЦП для работы в 8-разрядном режиме.

Чтение информации с АЦП осуществляется при установлении уровня лог. “1” на адресной линии A6 и уровня лог. “1” на выводе .

Младшие 8 линий ШД подключены через резисторы 1 кОм на питание +5В, результатом чтения номера вектора прерывания будет число FFh. Умножая это число на 4, микропроцессор получает адрес 3FCh, по которому записаны четыре байта, определяющие адрес подпрограммы обработки прерывания, однако шина адреса использует только 8 линий связи, поэтому чтение из ПЗУ произойдет по адресу FCh.

Буферный регистр К555ИР27 на входе ЦАП К1108ПА1, будем синхронизировать от тактовых сигналов PCLK подаваемый на вход 11 («вход синхронизации»). Управление на запись/хранение и перевод в третье состояние будем осуществлять сигналами A5 и уровня лог. “1” на выводе , буфер открывается при подаче сигнала нулевого уровня на вход EWR (“разрешение записи”).

Цифро-аналоговый преобразователь К1108ПА1 выполняет функции линейного преобразования 8-ми разрядного параллельного кода в выходной униполярный ток. Частичное включение произведем по справочным схемам на рисунке 18.

Рисунок 18 - Схема подключения К1108ПА1 с ОУ



Микросхема ЦАП К1108ПА1 работает от двух источников питающих напряжений UП1=5В5%, UП2=-15В5% и от источника опорного напряжения UОП=10,24В1%.

Неиспользованные входа 13,14,15,16 на «землю», чтоб не было наводок.

ЦАП работает совместно с АЦП последовательного приближения с суммированием токов на внешнем резисторе.

На выходе микросхемы включен быстродействующий операционный усилитель типа К140УД11, преобразующий выходной ток в напряжение и умощняющий выходной сигнал.

ОУ К140УД11 включен по типовой схеме, для стабилизации работы и уменьшения времени установления выходного напряжения используются внешние цепи коррекции.



5. Программа

Программа написана на языке ассемблер (таблица 4)

Таблица 4 - Программа для обработки отчетов

Нач. адрес (Метка)	Команда	Комментарии
000h: 008h: 020h: F0h: FCh:	SUB AL, AL MOV DS, AL MOV AL, 25h OUT 13h, AL MOV AL, fah OUT 10h, AL STI HLT IN AL, 40h MOV CL, AL MOV AL, BL SAR AL ADD AL, CL MOV BL, AL OUT 20h, AL STI HLT CLI JMP 00000000h 00h 02h 00h 00h	; обнуление AL ; инициализация сегмента ; ; запись в AL упр.слова ; передача упр.слова на порт таймера ; запись в AL константы пересчета ; передача константы на порт таймера ; разрешение прерываний IF=1 ; ожидание прерывания ; ; получение текущего отчета с АЦП ; запись текущего отчета в CL ; запись предыдущего отчета ; сдвиг на 1 бит вправо (деление на 2) ; сложение отчетов ; помещение нового результата в BL ; вывод результата на БР ЦАП ; разрешение прерываний IF=1 ; ожидание прерывания ; запрещение прерывания ; и переход на основную программу ; IP индекс смещения ; ; CS кодовый сегмент ;



Заключение

В ходе работы над курсовой работой была спроектирована цифровая система, работающая на интегральных микросхемах широкого применения.

Была решена основная задача по техническому заданию обработки отчетов и получения общего результата.

С точки зрения экономической части схема является дорогостоящей для реализации поставленной задачи и относительно функционала.

Результаты полученные в ходе выполнения курсовой работы совпадаю с теоретическим материалом и с представлениями об изученном материале.



Список использованных источников

1. А.В. Нефедов - Интегральные микросхемы и их зарубежные аналоги. Справочник. Т. 1. - М.: ИП РадиоСофт, 2000. - 512 с.: ил.

2. А.В. Нефедов - Интегральные микросхемы и их зарубежные аналоги. Справочник. Т. 2. - М.: ИП РадиоСофт, 2000. - 640 с.: ил.

3. А.В. Нефедов - Интегральные микросхемы и их зарубежные аналоги. Справочник. Т. 5. - М.: ИП РадиоСофт, 2000. - 640 с.: ил.

4. А.В. Нефедов - Интегральные микросхемы и их зарубежные аналоги. Справочник. Т. 6. - М.: ИП РадиоСофт, 2003. - 544 с.: ил.

5. А.В. Нефедов - Интегральные микросхемы и их зарубежные аналоги. Справочник. Т. 8. - М.: ИП РадиоСофт, 2001. - 512 с.: ил.

6. А.В. Нефедов - Интегральные микросхемы и их зарубежные аналоги. Справочник. Т. 11. - М.: ИП РадиоСофт, 2001. - 512 с.: ил.

7. В.И. Зубчук, В.П. Сигорский, А.Н. Шкуро - «Справочник по цифровой схемотехнике», К.Техника, 1990. - 448с.

8. В.Л. Шило - Популярные цифровые микросхемы: Справочник. 2-е изд., испр. -Челябинск: Металлургия, Челябинское отд., 1989. - 352 с.

9. ГОСТ 2.701-2008 Единая система конструкторской документации. Схемы. Виды и типы. Общие требования к выполнению - Взамен ГОСТ 2.701-84 ; введ. 01.07.2009. - Москва : Стандартинформ, 2009. - 15 с.

10. М.М. Мичурина, И.Н. Сушкин - «Использование АЦП и ЦАП в цифровых системах. Метод. указания», КГТУ, Красноярск,1996г.

11. СТП ОмГУПС-1.7-04 Правила оформления схем электрических

12. цифровой вычислительной техники - Утвержден и введен в действие приказом № 46/д от 01.11.04 г.

13. Ю.В. Новиков - Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. - М.: Мир, 2001. - 379 с., ил. - (Современная схемотехника)

Размещено на Allbest.ru