Разработка микропроцессорной системы, имеющей клавиатуру и 4 семисегментных светодиодных индикатора

Размещено на http://www.allbest.ru

Размещено на http://www.allbest.ru

Введение

Микропроцессорные системы по своей сложности, требованиям и функциям могут значительно отличаться надежностными параметрами, объемом программных средств, быть однопроцессорными и многопроцессорными, построенными на одном типе микропроцессорного набора или нескольких, и т.д. В связи с этим процесс проектирования может видоизменяться в зависимости от требований, предъявляемых к системам. Например, процесс проектирования МПС, отличающихся одна от другой содержанием ПЗУ, будет состоять из разработки программ и изготовления ПЗУ.

При проектировании многопроцессорных микропроцессорных систем, содержащих несколько типов микропроцессорных наборов, необходимо решать вопросы организации памяти, взаимодействия с процессорами, организации обмена между устройствами системы и внешней средой, согласования функционирования устройств, имеющих различную скорость работы, и т.д.

Ниже приведена примерная последовательность этапов, типичных для создания микропроцессорной системы:

1. Формализация требований к системе.

2. Разработка структуры и архитектуры системы.

3. Разработка и изготовление аппаратных средств и программного обеспечения системы.

4. Комплексная отладка и приемосдаточные испытания.

Этап 1. На этом этапе составляются внешние спецификации, перечисляются функции системы, формализуется техническое задание (ТЗ) на систему, формально излагаются замыслы разработчика в официальной документации.

Этап 2. На данном этапе определяются функции отдельных устройств и программных средств, выбираются микропроцессорные наборы, на базе которых будет реализована система, определяются взаимодействие между аппаратными и программными средствами, временные характеристики отдельных устройств и программ.

Этап 3. После определения функций, реализуемых аппаратурой, и функций, реализуемых программами, схемотехники и программисты одновременно приступают к разработке и изготовлению соответственно опытного образца и программных средств. Разработка и изготовление аппаратуры состоят из разработки структурных и принципиальных схем, изготовления прототипа, автономной отладки.

Разработка программ состоит из разработки алгоритмов; написания текста исходных программ; трансляции исходных программ в объектные программы; автономной отладки.

Этап 4. Комплексная отладка.

На каждом этапе проектирования МПС людьми могут быть внесены неисправности и приняты неверные проектные решения. Кроме того, в аппаратуре могут возникнуть дефекты.

1. Основная часть

1.1 Теоретическая часть

Общая структура МПС.

Микропроцессор - центральная часть любой микропроцессорной системы (МПС) - включает в себя АЛУ и ЦУУ, реализующее командный цикл. МП может функционировать только в составе МПС, включающей в себя, кроме МП, память, устройства ввода/вывода, вспомогательные схемы

В любой МПС можно выделить следующие основные части (подсистемы):

процессорный модуль;

память;

внешние устройства (внешние ЗУ + устройства ввода/вывода);

подсистему прерываний;

подсистему прямого доступа в память.

Связь между процессором и другими устройствами МПС может осуществляться по принципам радиальных связей, общей шины или комбинированным способом. В однопроцессорных МПС, особенно 8- и 16-разрядных, наибольшее распространение получил принцип связи "Общая шина", при котором все устройства подключаются к интерфейсу одинаковым образом.

Все сигналы интерфейса делятся на три основные группы - данных, адреса и управления. Многочисленные разновидности интерфейсов "Общая шина" обеспечивают передачу по раздельным или мультиплексированным линиям (шинам). Например, интерфейс Microbus, с которым работают большинство 8-разрядных МПС на базе i8080, передает адрес и данные по раздельным шинам, но некоторые управляющие сигналы передаются по шине данных. Интерфейс Q-bus, используемый в микро-ЭВМ фирмы DEC (отечественный аналог - микропроцессоры серии К1801) имеет мультиплексированную шину адреса/данных, по которой эта информация передается с разделением во времени. Естественно, что при наличии мультиплексированной шины в состав линий управления необходимо включать специальный сигнал, идентифицирующий тип информации на шине.

Обмен информацией по интерфейсу производится между двумя устройствами, одно из которых является активным, а другое - пассивным. Активное устройство формирует адреса пассивных устройств и управляющие сигналы. Активным устройством выступает, как правило, процессор, а пассивным - всегда память и некоторые ВУ. Однако, иногда быстродействующие ВУ могут выступать в качестве задатчика (активного устройства) на интерфейсе, управляя обменом с памятью.

Концепция "Общей шины" предполагает, что обращения ко всем устройствам МПС производится в едином адресном пространстве, однако, в целях расширения числа адресуемых объектов, в некоторых системах искусственно разделяют адресные пространства памяти и ВУ, а иногда даже и памяти программ и памяти данных.

Как известно, процессор является основным вычислительным блоком компьютера, в наибольшей степени определяющим его мощь. Процессор является устройством, исполняющим программу - последовательность команд (инструкций), задуманную программистом и оформленную в виде модуля программного кода. Чтобы понять, что делает процессор, рассмотрим его в окружении системных компонентов IBM PC-совместимого компьютера. Этой компьютерной архитектурой, естественно, не ограничивается сфера применения процессоров.

Всем известный IBM PC-совместимый компьютер представляет собой реализацию так называемой фон-неймановской архитектуры вычислительных машин. Эта архитектура была представлена Джоном фон-Нейманом еще в 1945 году и имеет следующие основные признаки. Машина состоит из блока управления, арифметико-логического устройства (АЛУ), памяти и устройств ввода/вывода. В ней реализуется концепция хранимой программы: программы и данные хранятся в одной и той же памяти.

Если разделить память на память программ и память данных мы получим Гарвардскую архитектуру.

Выполняемые действия определяются блоком управления и АЛУ, которые вместе являются основой центрального процессора. Центральный процессор выбирает и исполняет команды из памяти последовательно, адрес очередной команды задается "счетчиком адреса" в блоке управления. Этот принцип исполнения называется последовательной передачей управления. Данные, с которыми работает программа, могут включать переменные - именованные области памяти, в которых сохраняются значения с целью дальнейшего использования в программе.

Фон-неймановская архитектура - не единственный вариант построения ЭВМ, есть и другие, которые не соответствуют указанным принципам (например, потоковые машины). Однако подавляющее большинство современных компьютеров основано именно на этих принципах, включая и сложные многопроцессорные комплексы, которые можно рассматривать как объединение фон-неймановских машин. Конечно же, за более чем полувековую историю ЭВМ классическая архитектура прошла длинный путь развития.

Прерывание - первое отличие современных архитектур от машин фон-Неймана. Работа прерывания заключается в том что при поступлении сигнала прерывания процессор обязан прекратить выполнение текущей программы и немедленно начать обработку процедуры прерывания.

ПДП (Прямой Доступ к Памяти) - второе отличие современных архитектур от машин фон-Неймана. ПДП позволяет сократить расходы на пересылку единицы информации.

1.2 Задание на курсовую работу

Разработать МПС, имеющую клавиатуру 4 х 4 и 4 семисегментных светодиодных индикатора. Разработать алгоритм отображения вводимой информации - символ нажатой клавиши выводится в правую позицию, предыдущая информация сдвигается влево.

Техническое средство: Микропроцессор КР580ВМ80А (i8080).

2. Практическая часть

Для реализации микропроцессорного устройства были выбраны следующие микросхемы:

Микропроцессор КР580ВМ80А

Процессор содержал 4500 транзисторов по технологии 6 мкм n-МДП (данные для i8080, но для КР580ВМ80А вероятно должны быть аналогичными).

Штатная тактовая частота для процессора К580ИК80А -- 2 МГц, для КР580ИК80А и КР580ВМ80А -- до 2,5 МГц (теоретически позволял работать на более высокой частоте). Каждая команда выполняется за 1..5 машинных циклов, каждый из которых состоит из 3..5 тактов. Таким образом средняя производительность оценивается на уровне 200..300 тыс. оп/c на частоте 2 МГц.

Микропроцессор имел раздельные 16-разрядную шину адреса и 8-разрядную шину данных. 16-разрядная шина адреса обеспечивает прямую адресацию внешней памяти объемом до 64 Кбайт и 256 устройств ввода/вывода.

Таблица 2.1. Назначение выводов КР580ВМ80

Микросхема КР580ГФ24.

Микросхема КР580ГФ24 - генератор тактовых сигналов фаз С1, С2, предназначен для синхронизации работы микропроцессора КР580ВМ80А.

Генератор формирует:

- две фазы С1, С2с положительными импульсами, сдвинутыми во времени, амплитудой 12 В и частотой 0,5 - 3,0 МГц;

- тактовые сигналы опорной частоты амплитудой напряжения уровня ТТЛ;

- стробирующий сигнал составляет STB длительностью не менее (Топ/9-15нс), где Топ -период тактовых сигналов опорной частоты;

- тактовые сигналы С, синхронные с фазой С2, амплитудой уровня ТТЛ.

Генератор тактовых сигналов состоит из генератора опорной частоты, счетчика-деления на 9, формирователя фаз С1, С2 и логических схем. Для стабилизации тактовых сигналов XTAL1, XTAL2 генератора подключают резонатор, частота которого должна быть в 9 раз больше частоты выходных сигналов С1, С2. При частоте резонатора более 10000 кГц необходимо последовательно в цепи подсоединить конденсатор емкостью 3 - 10пФ.

Системный контроллер КР580ВК28.

Системный контроллер КР580ВК28 предназначен для фиксации слова состояния процессора, выработки системных управляющих сигналов и управление направлением передачи данных.

Программируемый контроллер прерываний КР580ВН59.

Программируемый контроллер прерываний КР580ВН59 представляет собой законченное устройство, которое позволяет реализовывать 8-уровневую векторную систему прерываний с возможностью маскирования и динамического изменения дисциплины обслуживания. Для перехода к подпрограммам обслуживания прерываний контроллер формирует и подает на ШД процессора код команды CALL. Каскадированием БИС КР580ВН59 число обслуживаемых уровней прерывания может быть увеличено до 64. Контроллер может использоваться как для организации обмена информацией в режиме прерывания, так и для организации программно-управляемого обмена. В первом случае БИС КР580ВН59 на приоритетной основе формирует запрос на прерывание для МП и адрес подпрограммы обслуживания, во втором - процессор считыванием слова состояния контроллера определяет устройство с наивысшим приоритетом, готовое к обмену.

Микросхема КР580ВН59 размещена в пластиковом корпусе с 28 выводами, требует напряжение питания 5В и потребляет мощность 1Вт.

Контроллер позволяет реализовывать приоритетный режим и режим циклического приоритета обслуживания прерываний. При реализации простого приоритетного режима всем восьми входам запросов на прерывание присваиваются фиксированные приоритеты, причем наивысший приоритет присваивается входу IR0, низший IR7. В режиме циклического после окончания обслуживания любого устройства приоритеты входов контроллера циклически изменяются таким образом, что устройству, обслуженному последним, присваивается низший приоритет. Кроме того, при работе в режиме циклического приоритета низший приоритет может быть присвоен программным способом любому входу запроса.

Запросы на прерывания от внешних устройств подаются на входы IR0-IR7 контроллера и запоминаются в регистре запросов. Регистр состояния, каждый разряд которого соответствует одному из входов IR0-IR7, содержит все запросы прерывания, обслуживаемые в текущий момент. Регистр маски содержит единицы в разрядах, соответствующих маскируемым в настоящий момент входам запросов. Запросы на прерывания по любому входу могут быть поданы в потенциальной или импульсной форме. Однако каждый последующий запрос на прерывание воспринимается контроллером только после выполнения подпрограммы обслуживания текущего запроса по данному входу и сброса соответствующего разряда регистра состояния, что осуществляется программным способом (специальной командой). Установка в единицу того или иного разряда регистра маски блокирует передачу запроса на прерывание. Однако, если через некоторое время после подачи запроса на прерывание маска будет снята программой, запрос будет обслужен.

Программирование контроллера осуществляется двумя типами управляющих слов: управляющими словами инициализации (ICW) и операционными управляющими словами (OCW). Ввод команд в контроллер прерываний осуществляется микропроцессором командой OUT (вывод). Однако в системе может быть организовано обращение к контроллеру и как к ячейке памяти. Управляющие слова инициализации подаются перед началом работы контроллера. Они задают стартовые адреса подпрограмм обслуживания прерываний, расстояния между соседними стартовыми адресами и указывают, если необходимо, на наличие других контроллеров в системе. Операционные управляющие слова служат для оперативного изменения режимов обслуживания прерываний и могут подаваться в любое время в процессе работы контроллера.

Процедура инициализации заключается в последовательном вводе в контроллер управляющих слов инициализации (ICW1 и ICW2). Если система содержит несколько контроллеров прерываний, для каждого из них вслед за ICW1 и ICW2 вводится третье управляющее слово ICW3, которое определяет соподчиненность контроллеров. Перед проведением инициализации прием прерываний микропроцессором должен быть запрещен с помощью команды DI (запретить прерывание).

Управление режимами работы контроллеров, изменение характера обслуживания, управление маскированием прерываний осуществляется операционными управляющими словами (OCW1, OCW2, OCW3).

Двунаправленный 8-разрядный шинный формирователь КР580ВА86.

Микросхема КР580ВА86 представляет собой двунаправленный 8-разрядный шинный формирователь с высокой нагрузочной способностью, позволяет осуществить связь микропроцессора с периферийными устройствами ввода/вывода информации.

Режим работы микросхемы КР580ВА86 определяется управляющими сигналами ОЕ "Разрешение выхода" и Т "Направление передачи". При поступлении на вход ОЕ сигнала высокого уровня информационные выходы А и В переходят в состояние "Выключено". При наличии на входе ОЕ сигнала низкого уровня направление передачи информации определяется сигналом Т. При подаче на вход Т сигнала высокого уровня осуществляется передача информации с канала А в канал В, при подаче на вход Т сигнала низкого уровня - наоборот, с канала В в канал А.

БИС КР580ВВ51А.

БИС КР580ВВ51А позволяет преобразовывать параллельный код в последовательный и обратно. Может работать в двух режимах передачи. Имеет пластмассовый корпус, 28 выводов, питание однополярное.

Шина адреса имеет 16 разрядов, шина данных 8 разрядная. В качестве ОЗУ применяется микросхема CY7C148 имеющая объём 1К x 4 логическая блок схема которой приведена ниже.

Различия между двоичными адресами заключаются в 2 битах, а именно в А10 А11. На основании данных битов строиться таблица истинности дешифратора.

На основании этой таблице строится дешифратор, управляющий включением М.С. памяти. На рисунке ниже приведена структурная схема на которой к шинам М.П.С. подключены элементы памяти и дешифратор управляющий их включением.

Отображение информации в этом режиме требует меньшего количества аппаратных затрат (количества аппаратных выводов МПС, дополнительных регистров, сложности печатной платы). Однако это приводит к тому, что в каждый момент времени отображается информация только на одном из индикаторов. Квант времени для активности одного индикатора выбирается исходя из условия частоты регенерации изображения более 25 Гц. При этом для программы управления существует только 2 порта вывода: порт 1 - код отображаемого символа, порт 2 - номер (или код) активного (отображающего) индикатора.

Расчет времени активности каждого индикатора:

Количество индикаторов - 4 шт., частота регенерации - 50 Гц.

Период регенерации = 1 / 50 = 0.020 с (20 мс). Это общее время за которое успевает отобразиться информация на всех индикаторах. 20 мс / 4 индикаторов = 5 мс. - время активности одного индикатора.

Для организации аппаратно-программных средств, реализующих данный алгоритм, часто используется таймер (настроенный на время активности одного индикатора), который формирует прерывание. Обработчик прерывания организует переключение активного индикатора и управляет информацией, отображаемой на активном индикаторе.

Индикаторы представляют собой четырнадцативыводный корпус с пятью восьмисегментными элементами индикации c общим анодом (либо общим катодом).

Работа схемы основана на периодическом сканировании рядов клавиш путем установки в «0» сканируемой линии (бегущий ноль). После установки «0» на сканируемой линии производится считывание состояния колонок (через порт ввода). При этом в тех колонках (столбцах) в которых имеются нажатые клавиши - считывается 0 бит, на остальных - 1. Зная номер сканируемой строки и код состояния клавиш в ней, можно получить код нажатой клавиши.

Микросхема К155ЛА12.

Микросхема представляет собой четыре логических элемента 2И-НЕ с открытым коллектором с высокой нагрузочной способностью. Корпус К155ЛА12 типа 201.14-1, масса не более 1 г и у КМ155ЛА12 типа 201.14-8, масса не более 2,2 г.

Микросхема КР580ВВ55.

Микросхема КР580ВВ55 представляет собой программируемое устройство, используемое для ввода - вывода параллельной информации. Схема позволяет осуществлять обмен 8-разрядными данными по трем каналам: А, В, С. Направление обмена и режим работы для каждого канала задается программно. Каналы служат для передачи как данных, так и управляющих сигналов.

· Упрощенно схема состоит из регистра управления и трех регистров, предназначенных для ввода - вывода данных.

Для МП-системы схему можно представить состоящей либо из четырех ВУ, либо из четырех адресов памяти. Для формирования сигнала выборки устройства, подаваемого на вход ВУ, можно использовать шины А2-А15 ША микро-ЭВМ. При обращении к схеме как к четырем ВУ входы ЧТ* и ЗП* должны быть подключены к шинам ЧТ.ВВ* (I/OR*) и ЗП.ВВ (I/OW*) ШУ микро-ЭВМ. При обращении к схеме как к четырем адресам памяти ее входы ЧТ* и ЗП* должны быть соответственно подключены к шинам ЧТ.ПАМЯТЬ* (MEMR*) и ЗП.ПАМЯТЬ* (MEMW*) ШУ микро-ЭВМ.

Схема может выполнять следующие функции:

· буферизацию (при асинхронном режиме обмена данными);

· преобразование формата данных;

· сопряжение микро-ЭВМ с ВУ в режиме прерывания.

Режимы работы микросхемы К580ВВ55 задаются при ее начальной установке. Четыре подадресных регистра схемы включают в себя три регистра каналов ввода - вывода данных (А, В, С) и регистр управления. Регистр канала С может быть подразделен на два четырехразрядных регистра ввода - вывода данных, к которым осуществляется доступ как к отдельным независимым регистрам. Имеется возможность подразделения трех каналов на две группы. В этих группах каналы А и В используются для обмена данными с микро-ЭВМ, а отдельные шины канала С - для записи управляющих сигналов. Режимы работы каналов задаются путем записи управляющего слова в регистр управления.

Существует три типа работы схемы.

Тип 0 -- это простой ввод - вывод данных по трем 8-разрядным каналам, причем канал С может быть подразделен на два 4-разрядных канала. Каждый из каналов может быть использован отдельно для ввода или вывода информации. При работе схемы в этом режиме никаких дополнительных сигналов управления не требуется.

Тип 1. Позволяет осуществлять обмен данными по каналам А и В с помощью сигналов управления, передаваемых по каналу С. Для каналов А и В существует четыре комбинации взаимных направлений передачи данных:

а) каналы А и В работают в режиме вывода данных;

б) каналы А и В работают в режиме ввода данных;

в) канал А работает в режиме ввода, а В -- в режиме вывода данных;

г) канал А работает в режиме вывода, а В -- в режиме ввода данных.

Незадействованные для управляющих сигналов шины канала С могут быть использованы для ввода - вывода информации. Направление передачи информации по этим шинам определяется управляющим словом, записанным в регистре управления.

По сигналу СТБ* (СТРОБ*, STSTB*) информация записывается во входной буфер данных схемы. Выходной сигнал ВВБФ* ("Ввод в буфер") устанавливается в "1" и поддерживается на протяжении всего интервала времени от записи данных до момента их чтения микро-ЭВМ. Сигналы СТБ* и ВВБФ* не могут быть использованы для информации МП о готовности данных по вводу, так как ввод можно осуществлять лишь после окончания сигнала СТБ*. Для информирования МП о готовности данных по вводу используется выходной сигнал ЗПР* (запрос прерывания), появляющийся на КС0, KС3 в зависимости от выбранного канала. Разрешение на выдачу сигнала ЗПР* выдает внутренний триггер разрешения прерывания схемы РПР* (INTA*). Состояние триггера устанавливается лишь программно и не поступает на внешние зажимы схемы. Незадействованные под управляющие сигналы шины КС6, KC3 могут быть использованы для ввода - вывода данных в зависимости от управляющего слова.

Управляющие сигналы, передаваемые по шинам канала С при работе каналов А и В в режиме вывода данных, записываются с помощью импульса записи, подаваемого на вход ЗП* (WR*). В момент окончания записи данных формируется выходной управляющий сигнал ВБФ* (ввод в буфер), указывающий, что данные записаны во входной буфер данных и готовы для выдачи в ВУ. Данные в ВУ выводятся по сигналу ПРИЕМ*, выдаваемому с ВУ. Сигнал на выходе ЗПР* (INT*) используется для информирования микро-ЭВМ о готовности канала по выводу новых данных. На интервале вывода данных во ВУ сигнал ЗПР* установлен в "0" и будет переведен в "1" при наличии "1" у сигналов ПРИЕМ*, ВБФ* и триггера разрешения прерывания РПР* (INTA*). Так же как и в случае ввода данных, управление состоянием триггера осуществляется путем записи "0" или "1" в соответствующий разряд регистра канала С. Это дает возможность пропраммно управлять режимом вывода данных из микро-ЭВМ.

Незадействованные под управляющие сигналы KC4-KC5 могут быть использованы для ввода-вывода информации. Доступ к ним осуществляется с помощью операции чтения данных из регистра канала С или использования управляющего слова для изменения содержания отдельных разрядов регистра канала С. Сигналы ВВБФ*, ВБФ* и ЗПР* канала С не могут быть изменены произвольно программно при установке отдельных его разрядов или при начальной установке схемы, так как они отражают состояние внутренних триггеров на разрешение прерываний схемы.

Тип 2. При работе по этому типу канал А используется для двунаправленной передачи данных, канал С -- для записи управляющих сигналов, обеспечивающих передачу данных по каналу А. Управляющие сигналы являются комбинацией сигналов, необходимых при работе канала А по типу 1. Шины KC0ч2 могут быть задействованы для ввода -- вывода или передачи управляющего сигнала.

Комбинации режимов задаются путем записи управляющего слова по адресу регистра управления схемы. В регистр управления можно только записывать управляющие слова. Чтение информации из регистра управления недопустимо.

Так как схема КР580ИК55 не имеет внутреннего регистра, указывающего на состояние схемы, то для его определения считывают содержание регистра канала С и интерпретируют отдельные его разряды. При работе схемы по типу 1 или 2 можно изменять содержание отдельных разрядов канала С с помощью управляющего слова, записываемого в регистр управления.

При подаче уровня "1" на вход R обнуляются регистр управления, триггеры разрешения прерываний, а все каналы устанавливаются в режим ввода данных.

Заключение

микропроцессорный тактовый индикатор

Основной задачей данного курсового проекта являлось решение комплекса вопросов, связанных с проектированием функционально законченного устройства, характеризуемого относительно сложной логикой функционирования. В число этих вопросов входили:

- анализ технических требований и разработка алгоритма, определяющего работу устройства;

- синтез структурной схемы устройства;

- обоснование и синтез электрической функциональной схемы устройства;

- разработка логики программного управления (в форме алгоритмов, граф-схем, программ);

- выбор элементной базы и разработка электрических принципиальных схем.

Спроектированная микропроцессорная система отвечает всем нормам и требованиям, оговоренным в техническом задании, и успешно выполняет все возложенные на нее функции.

Литература

1. Балашов Е.Л., Пузанков Д.В.. Микропроцессоры и микропроцессорные системы. - М.: Радио и связь, 2011.

2. Борисов В.С. и др. Микропроцессорные комплекты интегральных схем: Состав и структура: Справочник. / Под ред. А.А. Васенкова, В.А. Шахнова.

3. Антошина И.В., Котов Ю.Т. Микропроцессоры и микропроцессорные системы.: Радио и связь, 2012.

Размещено на Allbest.ru