Размещено на http://www.allbest.ru/

Автоматизированная информационно-управляющая система с микропроцессором ADSP-2101

Содержание

• 1. Описание микросхемы сигма - дельта АЦП AD7716
• 1.1 Описание структуры и порядка функционирования
• 1.2 Описание программной части
• 2. Описание сигнального микропроцессора ADSP-2101
• 3. Описание работы схемы соединения двух микросхем сигма - дельта АЦП AD7716 с микропроцессором ADSP-2101 через последовательный порт SPORT0
• Литература

1. Описание микросхемы сигма - дельта АЦП AD7716

1.1 Описание структуры и порядка функционирования

Абсолютные максимальные показатели:

(T_А = +25 C если иначе не отмечено)

AV_DD на AGND -0.3 V до +7 V

AV_SS на AGND +0.3 V до -7 V

AGND на DGND -0.3 V до +0.3 V

AV_DD на DV_DD -0.3 V до +0.3 V

Аналоговый вход на AGND AV_SS -0.3 V до AV_DD +0.3 V

V_REF на AGND AV_SS -0.3 V до AV_DD +0.3 V

Цифровые входы на DGND -0.3 V до DV_DD +0.3 V

Цифровой выход на DGND -0.3 V до DV_DD +0.3 V

Рабочий температурный диапазон:

Пластмассы (версии B) -40 C до +85 C

Температурный диапазон хранения -65 C до +150 C

Пакет PQFP, силовое рассеяние 450 mW

полное термическое сопротивление 95 C/W

Температура свинцовой пайки:

Пара (60 сек) +215 C

Инфракрасный (15 сек) +220 C

Пакет PLCC, силовое рассеяние 500 mW

полное термическое сопротивление 55 C/W

Температура свинцовой пайки:

Пара (60 сек) +215 C

Инфракрасный (15 сек) +220 C

АЦП типа AD7716 выпускаются в корпусах двух типов по 44 вывода: PQFP и PLCC PINOUT.

Рис. 1. Виды выпускаемых корпусов AD7716.

*P = PLCC (Plastic Leaded Chip Carrier); S = PQFP (Plastic Quad Flatpack)

Рис. 2. Функциональная схема AD7716.

AD7716 - 22-битный дельта-сигма АЦП. Позволяет обслуживать до 4-х каналов с полосой пропускания до 584 Гц (рабочие полосы пропускания 584 Гц, 292 Гц, 146 Гц, 73 Гц и 36.5 Гц). Каналы независимы (отсутствие аналогового мультиплексора на входе позволяет избежать искажений сигнала, вносимых мультиплексором и переходных процессов при переключении с канала на канал.). Оцифрованные сигналы поступают на ФНЧ с программируемой частотой среза. Далее сигналы со всех каналов поступают на выходной сдвиговый регистр, который выбирает один из четырёх результатов АЦ-преобразования для передачи на выход устройства. Эта передача осуществляется по последовательному интерфейсу. Устройство содержит три входа (A0-A2), позволяющих программировать адрес микросхемы. Это даёт возможность на выходе иметь псевдо-32-канальный результат c одним АЦП или включать до 8 АЦП в одну систему. Данные снимаются с 4 каналов, но результат преобразования каждого канала дополняется битами A0-A2. Поэтому устройство, принимающее результат преобразования «думает», что работает с 8 различными 4-канальными АЦП. Выводы CASCIN, CASCOUT микросхемы предназначены для соединения с другими устройствами, а также соответственно для инициирования и конца передачи данных. Выходные данные состоят из 32 бит и содержат бит переполнения, бит, принимаемый по цифровому входу Din1, номер канала (2 бита), адрес устройства (3 бита) и сами данные (22 бита).

Для задания частоты используется тот же последовательный интерфейс, позволяющий работать в режиме главного и ведомого (устанавливается 1 или 0 на входе MODE). Как только на TFS устанавливается низкий уровень, другое устройство по спаду фронта синхронизирующих импульсов SCLK передаёт данные в AD7716. Биты 8 и 0 входного слова должны быть 1 и 0 соответственно для программирования AD7716, а также поля A0-A2 (21-14 биты) должны соответствовать адресным входам микросхемы, а бит M0 (11 бит) должен быть нулём. Тогда биты 7,9 и 10 определят частоту среза фильтра.

Передача результата преобразования в режиме ведущего.

Рис. 3. Временная диаграмма передачи результата в режиме ведущего.

После окончания преобразования DRDY выставляется в ноль, и микросхема ждёт сигнала CASCIN на входе для начала передачи результата преобразования. Передача синхронизируется внутренними тактирующими импульсами на выводе SCLK. RFS устанавливается в 1 по фронту SCLK и сбрасывается со следующим импульсом SCLK. После этого начинается передача старшего бита. С последним битом (8) CASCOUT генерирует импульс и DRDY становится равным 1.

Передача результата преобразования в режиме ведомого.

Рис. 4. Временная диаграмма передачи результата в режиме ведомого.

Отличается от предыдущего режима тем, что тактирующие импульсы приходят на SCLK от другого устройства, как и сигнала RFS.[1]

1.2 Описание программной части

Программно можно программировать частоты среза устройства равными 36.5 Гц, 73 Гц, 146 Гц, программировать значения цифровых выходов Dout1, Dout2, принимать данные с платы, сохранять их в файл, загружать из файла, отображать графики, проводить анализ шума и гистограмму данных. При старте программы необходимо выбрать порт, к которому подключена плата.

Чтение данных с платы.

При выборе этой функции необходимо указать число отсчётов для чтения.

Отображение данных.

При выборе канала, который нужно отобразить отображаются результаты для прочитанного числа отсчётов, а также графики битов переполнения и Din1. Позволяет выводить графики на печать.

Анализ данных.

Этот анализ показывает математическое ожидание в мкВ, максимальное, минимальное и среднее значения кода, дисперсию кода для каждого канала.

Гистограмма.

Гистограмма отображается для выбранного канала. Позволяет выводить график на печать. [1]

2. Описание сигнального микропроцессора ADSP-2101

ADSP-2101содержит следующие функциональные устройства:

1. арифметико-логическое устройство,

2. умножитель-накопитель,

3. устройство сдвига,

4. 2 генератора адреса данных,

5. программный автомат,

6. ОЗУ памяти данных (1К),

7. ОЗУ памяти программы (2К),

8. таймер,

9. последовательный порт 0 (многоканальный режим),

10. последовательный порт 1,

11. напряжение питания 5В,

12. быстродействие 20 млн. команд в секунду.

АЛУ. Блок-схема АЛУ приведена на рисунке 5. ADSP-2101 является 16-разрядным процессором с фиксированной точкой. Большинство операций предполагает представление чисел в дополнительном коде, в остальных случаях предполагается работа с беззнаковыми числами или с простыми последовательностями двоичных символов. Предусмотрена поддержка арифметических операций над несколькими словами и операции с блочной плавающей точкой.

Знаковые числа в процессоре ADSP-2101 всегда представлены в дополнительном коде. Двоично-десятичный формат, числа со знаком, обратный дополнительный код и коды с избытком n не используются.

Арифметико-логическое устройство обеспечивает выполнение стандартного набора арифметических и логических операций. К первым относятся сложение, вычитание, инвертирование, инкремент, декремент и нахождение абсолютного значения.

Рисунок 5. Блок-схема АЛУ

Эти операции дополнены двумя примитивами деления, при помощи которых операция деления может выполняться за несколько циклов. К логическим операциям относятся логическое И, ИЛИ, исключающее ИЛИ и НЕ. АЛУ так же поддерживаются операции с многократно увеличенной точностью. [2]

Программный автомат. Блок-схема программного автомата приведена на рисунке 6.

Программный автомат управляет последовательностью выполнения программы. В нем содержится контроллер прерываний и логическое устройство. Он генерирует адреса команд и обеспечивает гибкое управление рограммой, позволяет осуществлять последовательное выполнение команд, обработку прерываний оригинальным образом и реализовать за один цикл команды вызова, условного и безусловного перехода.

Логическое устройство выбора адреса следующей команды.

Пока процессор выполняет текущую команду, программный автомат осуществляет предварительную выборку следующей команды. Адрес этой команды выбирается в памяти программы логическим устройством выбора адреса следующей команды одного из четырех устройств:

§ инкрементор счетчика команд,

§ стек счетчика команд,

§ регистр команд,

§ контролер прерываний.

Рисунок 6. Блок-схема программного автомата.

Устройство выбора источника адреса следующей команды позволяет выбрать один из приведенных выше источников, основываясь на данных, поступающих из регистра команд, логического устройства условия, компаратора циклов и контролера прерываний. Затем адрес этой команды выводится на шину адреса памяти программы (АПП).

В случае последовательного выполнения программы, а также когда не предпринимается переход или возвращение по условию в качестве источника адреса следующей команды выбирается инкрементор счетчика команд. Его выходное значение выводится на шину АПП и загружается обратно в счетчик команд для начала следующего цикла.

При возвращении из подпрограммы или после окончания обработки прерывания в качестве источника адреса следующей команды выбирается стек счетчика команд.

В случае прямой адресации адрес команды, к которой осуществляется переход, берется из регистра команд. Адрес перехода разрядностью 14 бит содержится в командном слове.

При обслуживании прерывания адрес следующей команды в памяти программы берется из контролера прерываний.

Еще одним источником адреса следующей команды может служить один из индексных регистров (14-17) генератора адреса данных 2 (DAG2). Это происходит при использовании косвенной адресации в такой команде перехода, как JUMP(14) . В этом случае в счетчик команд загружается значении из DAG2 через шину АПП. [2]

Генераторы адреса данных. Блок-схема генератора адреса данных приведена на рисунке7.

цифровой преобразователь сигнальный микропроцессор

Рисунок 7. Блок-схема генератора адреса данных.

В ADSP-2101 содержится два самостоятельных генератора адреса данных, за счет которых обеспечивается одновременный доступ к памяти данных и памяти программы. Они позволяют осуществлять косвенную адресацию данных. Оба генератора могут выполнять автоматическую модификацию адреса по модулю. Генератор адреса данных 1 (DAG1) генерирует только адреса памяти данных, но обеспечивает при этом дополнительную возможность постановки бит в обратном порядке (битреверсную адресацию). Генератор адреса данных 2 (DAG2) генерирует как адреса памяти данных, так и адреса памяти программы, но не способен поддерживать битреверсную адресацию. В них имеется три регистровых файла: файл регистров модификации (М), файл индексных регистров (I) и файл регистров длины (L). Каждый из регистровых файлов состоит из четырех регистров разрядностью 14 бит, считывание и запись данных с которых осуществляется через шину данных памяти данных (ДПД). Генераторы адреса данных поддерживают как адресацию с линейным, так и с циклическим буфером. Все регистры генератора адреса данных могут загружаться и считываться с младших 14 бит шины ДПД. Так как содержимым регистров I и L считаются числа без знака, два старших бита шины ДПД заполняются при считывании этих регистров нулями. Содержимым регистра M являются числа со знаком, поэтому старшие два бита шины ДПД дополняются по знаку. [2]

Последовательные порты. Синхронные последовательные порты (SPORT0 и SPORT1), поддерживают множество протоколов обмена данными через последовательный порт и могут обеспечить прямое соединение процессоров в системе, состоящей из нескольких процессоров.

Аппаратно каждый последовательный порт имеет интерфейс с пятью выводами (таблица 1).

Таблица 1.

Последовательный порт принимает последовательно передаваемые данные на выводе DR и последовательно передает данные через вывод DT. Работа в дуплексном режиме он может одновременно принимать и передавать данные. Эти биты данных синхронны с тактовыми синхроимпульсами генератора SCLK, которые являются выводом, когда процессор генерирует эти синхроимпульсы, или вводом, когда эти синхроимпульсы генерируются внешне. Сигналы синхронизации RFS и TFS используются для указания на начало слова последовательно передаваемых данных или потока последовательно передаваемых слов. Блок-схема последовательного порта приведена на рисунке8.

Рисунке8. Блок-схема последовательного порта.

Данные, предназначенные для передачи, записываются через шину ДПД из внутреннего регистра процессора в регистр передачи TX. Эти данные могут сжиматься в схеме компандирования, а затем автоматически передаются в передающий регистр сдвига. Из регистра сдвига биты передаются на вывод последовательного порта DT, начиная с самых старших бит, синхронно с тактовыми синхроимпульсами. Принимающая часть последовательного порта принимает данные с вывода DR, также синхронно с тактовыми синхроимпульсами. После приема одного слова данные расширяются в схеме компандирования, а затем передаются в регистр приема данных RX последовательного порта.

Свойства последовательного порта:

§ Двунаправленность: в каждом последовательном порту принимающая и передающая части независимы друг от друга.

§ Двойная буферизация: в каждой части последовательного порта имеется регистр данных для передачи слов данных в процессор и из него, а также регистр сдвига данных. Двойная буферизация сокращает время для обслуживания последовательного порта.

§ Синхронизация: каждый последовательный порт может использовать внешние тактовые синхроимпульсы или генерировать свои собственные в широком диапазоне от 0 Гц.

§ Длина слова: каждый последовательный порт поддерживает длины слов последовательно передаваемых данных от 3 до 16 бит.

§ Кадровая синхронизация: каждая часть последовательного порта может функционировать с или без использования сигналов кадровой синхронизации для каждого слова данных; с внутренне или внешне генерируемыми сигналами кадровой синхронизации; с активными по высокому или низкому уровню сигналами кадровой синхронизации; с импульсами любой из двух длительностей и стробированием сигналов кадровой синхронизации.

§ Аппаратное компандирование: каждый последовательный порт может выполнять компандирование с А- и -характеристикой.

§ Автобуферизация с затратами не более, чем в один цикл: используя генераторы адреса данных, каждый последовательный порт может автоматически принимать и/или передавать целый циклический буфер данных с затратами в один цикл на слово данных.

§ Прерывания: каждая часть последовательного порта генерирует прерывания по завершению передачи слова данных или после передачи целого буфера при использовании автобуферизации.

§ Многоканальность: SPORT0 может селективно принимать и передавать данные из потока последовательно передаваемых бит с использованием мультиплексирования 24 или 32 каналов с временным разделением информации.

§ Альтернативная конфигурация: SPORT1 может быть сконфигурирован не как последовательный порт, а как два входа прерываний IQR0 и IQR1 и сигналы флагов «Flag In» и «Flag Out».

Работа последовательного порта.

После записи данных регистр TX последовательного порта этот порт готов для передачи; побитовая передача данных инициализируется сигналом TFS. После начала передачи каждое значение, записанное в регистр TX, подается на внутренний передающий регистр сдвига, откуда передается последовательно по битам, начиная с самого старшего бита. Каждый бит сдвигается по переднему фронту тактового синхроимпульса.

После окончания передачи первого бита слова последовательный порт генерирует прерывание передачи. Несмотря на то, что передача первого слова еще продолжается, становится возможной запись нового слова данных в регистр TX.

В принимающей части последовательного порта биты накапливаются в том порядке, как они поступают во внутренний регистр приема. По окончании приема одного целого слова оно записывается в регистр RX, и последовательный порт генерирует прерывание приема.[2]

Примеры временных характеристик приведены на рисунках 5.9-5.20 в [2].

Пример временной характеристики прерывания последовательного порта приведен на рисунке 5.29 в [2].

Таймер. Программируемый таймер может генерировать периодические прерывания с интервалом, кратным циклам процессора. Наличие у таймера коэффициента масштабирования позволяет 16-разрядному счетчику генерировать периодические прерывания в широком диапазоне возможных периодов. При времени цикла процессора равном 80 нс до 5,24 мс. При использовании масштабирования временной период может достигать 1,34 с.

Прерывания таймера могут при необходимости маскироваться, сбрасываться и принудительно устанавливаться при помощи программных средств.[2]

Блок-схема таймера приведена на рисунке 9.

Рисунок 9. Блок-схема таймера.

3. Описание работы схемы соединения двух микросхем сигма - дельта АЦП AD7716 с микропроцессором ADSP-2101 через последовательный порт SPORT0

C сигма - дельта АЦП AD7716 совместимы многие микропроцессоры имеющие последовательные порты. В том числе и микропроцессоры семейства ADSP2100 (ADSP-2101, ADSP-2105, ADSP-2111, ADSP-2115), MC68HC11, DSP56001, TMS320C25. Рассмотрим схему подключения двух микросхем сигма - дельта АЦП AD7716 с микропроцессором ADSP-2101 через последовательный порт SPORT0.

Два сигма-дельта АЦП AD7716 преобразует аналоговый сигнал в цифровые выборки, пригодные для обработки цифровым сигнальным процессором ADSP-2101. Он может непосредственно получать данные с АЦП через последовательный порт.

АЦП AD7716 не требует никаких дополнительных логических устройств для сопряжения с последовательным портом. AD7716 преобразует аналоговый сигнал в 14-разрядные выборки. Каждая выборка дополняется двумя самыми старшими битами равными нулю для формирования 16-разрядных слов. AD7716 выводит слово последовательно, начиная с самого старшего бита.

Для передачи данных с нескольких АЦП на один процессор используется следующая схема включения. [1]

Рисунок 10. Схема подключения двух сигма - дельта АЦП с микропроцессором ADSP-2101 через последовательный порт SPORT0.

Использование двух 4-х канальных АЦП AD7716 дает такой же результат, что и использование одного 8-и канального АЦП. В таблицах 2 и 3 описаны значения выводов.

Таблица 2.

Таблица 3.

AD7716 работает в режиме «дублирующего» в системе. Временная диаграмма передачи результата преобразования в режиме «дублирующего» приведена на рисунке 11.

Рисунок 11. Временная диаграмма передачи результата в режиме «дублирующего».

После окончания аналого-цифрового преобразования DRDY выставляется в ноль, тем самым, формируя прерывание на прием в ADSP-2101, и микросхема ждёт сигнала CASCIN на входе для начала передачи результата преобразования.

Внешнее прерывание формируется по фронту входного сигнала на выводе IQR2. Оно фиксируется каждый раз, когда на линии прерывания имеет место изменения уровня сигнала от высокого к низкому. Процессор фиксирует прерывание т.о., что линия прерывания может удерживаться на любом уровне в течение произвольного периода времени между прерываниями. После обслуживания прерывания эта фиксация автоматически снимается.

Передача синхронизируется внутренними тактирующими импульсами ADSP-2101 на выводе SCLK, поступающих на вывода SCLK AD7716. RFS и TFS также приходят на AD7716 с соответствующих выводов ADSP-2101. RFS устанавливается в 0 по фронту SCLK и сбрасывается в 1 со следующим импульсом SCLK после того как закончится слово данных. После этого начинается передача старшего бита с AD7716 на ADSP-2101. Когда заканчивается передача данных с первого АЦП на его выводе CASOUT формируется сигнал, который подается на вывод второго АЦП CASIN, тем самым, разрешая ему передавать данные по каналу связи. Таким образом, передача данных происходит последовательно устройствами. В принимающей части последовательного порта ADSP-2101 биты накапливаются в том порядке, как они поступают во внутренний регистр приема. По окончанию одного целого слова оно записывается в регистр RX. Когда все биты данных, со всех устройств переданы, на CASCOUT генерируется импульс и DRDY становится равным 1, тем самым снимает прерывание.

После окончания передачи данных с AD7716 на ADSP-2101 формируется сигнал RESET, он используется для установления устройства в начальное состояние.[1-3]

Для синхронизации работы используется внешний кварцевый резонатор, благодаря имеющейся в ADSP-2101 внутренней схемы генератора. Он подсоединяется между выводами CLKIN и XTAL с использованием двух конденсаторов, как показано на рисунке 12.[3]

Рисунок 12. Подключение кварцевого резонатора.

Литература

1. Файл AD7716.pdf

2. Руководство пользователя по сигнальным микропроцессорам семейства ADSP-2101/ Пер. с англ. О.В. Луневой; Под. ред. А.Д. Викторова - Санкт-Петербург, 1997. - 520 с.

3. Сайт www.analog.ru

Размещено на Allbest.ru