Особенность схем с применением регистров
Сущность основы построения и функционирования схем с применением регистров для хранения и обработки информации. Анализ параллельных аналого-цифровых преобразователей. Применение сдвиговых реестров для умножения двоичных чисел последовательным методом.
Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
Вид | лекция |
Язык | русский |
Дата добавления | 15.09.2015 |
Размер файла | 595,6 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
ПРИМЕРЫ СХЕМ С ПРИМЕНЕНИЕМ РЕГИСТРОВ
Комплексная цель модуля
Изложить основы построения и функционирования схем с применением регистров для хранения и обработки информации.
Параллельные АЦП с регистром хранения данных
В аналого-цифровых преобразователях параллельного типа квантование входного сигнала осуществляется одновременно и реализуется с помощью набора из m = 2N-1 одинаковых компараторов, где N - разрядность выходного двоичного кода. Структурная схема параллельного АЦП, преобразующего однополярный сигнал, приведена на рис. 21. Она содержит следующие элементы:
- источник опорного напряжения;
- резистивный делитель опорного напряжения;
- блок компараторов;
- регистр хранения данных;
- приоритетный шифратор.
В схемах АЦП параллельного типа УВХ не применяется. Аналоговый сигнал со входа АЦП подается одновременно на параллельно соединенные прямые (неинвертирующие) входы всех компараторов. Уровни срабатывания (пороговые уровни) у всех компараторов разные и отличаются на величину шага квантования (напряжения младшего значащего разряда UМЗР). Эти уровни задаются с помощью резистивного делителя - цепочки резисторов, один конец которой подключен к общему проводу - «аналоговой земле» (для однополярного сигнала), а другой - к источнику опорного напряжения. Величина резисторов при линейной шкале квантования строго одинакова. Заземленный резистор имеет половинную величину, что обеспечивает получение несмещенной характеристики преобразования.
При увеличении входного сигнала от нуля сначала при напряжении (1/2)UМЗР срабатывает первый компаратор К1, затем - при напряжении (3/2)UМЗР - второй, и так далее, т.е количество включенных компараторов определяется уровнем входного сигнала. Выходы компараторов через регистр хранения данных подключены ко входам приоритетного шифратора, который формирует N-разрядный двоичный код отсчета в соответствии с максимальным номером сработавшего компаратора.
Рисунок 21 Структурная схема параллельного однополярного АЦП
Число, соответствующее выходному коду, определяется, как
.
Регистр обеспечивает возможность хранения состояния компараторов и соответственно неизменность выходного кода АЦП в течение интервала времени между импульсами стробирования (тактовыми импульсами). Его применение позволяет выполнить синхронизацию моментов формирования выходного кода внешним стробирующим сигналом, определяющим частоту дискретизации.
Для работы с биполярным сигналом в схему следует дополнительно ввести источник опорного напряжения отрицательной полярности и правый (по схеме) конец цепочки резисторов вместо «земли» подключить к этому источнику. Также необходимо изменить схему шифратора для обеспечения формирования кодов чисел со знаком.
Способ параллельного кодирования обеспечивает наибольшую скорость преобразования, из-за чего его иногда называют способом «мгновенного кодирования». Время преобразования определяется быстродействием компараторов, триггеров регистра и задержкой на шифраторе
,
где tк - время срабатывания компаратора;
tр -- задержка в регистре;
tш - задержка на шифраторе.
Поскольку сумма этих величин для современной элементной базы невелика (порядка нескольких наносекунд), то параллельные АЦП способны работать на частотах дискретизации до 200 МГц и выше. Однако, несмотря на такие великолепные технические характеристики и чрезвычайно простую структуру, параллельные преобразователи имеют один вполне очевидный недостаток: с увеличением числа разрядов квантования (т. е. с увеличением разрешающей способности преобразования) число компараторов удваивается. Именно это и ограничивает их применение на практике. При числе разрядов более 6-8 схема получается чересчур громоздкой. Тем не менее, такие преобразователи широко используются в качестве элементов последовательно-параллельных АЦП.
Двухкаскадный последовательно-параллельный АЦП
Последовательно-параллельные АЦП являются тем классом преобразователей, который позволяет использовать быстродействие и простоту параллельных АЦП для создания многоразрядных преобразователей последовательного типа с высокой разрешающей способностью. Некоторое снижение быстродействия последовательно-параллельных АЦП в сравнении с чисто параллельными компенсируется многократным уменьшением числа элементов схемы прежде всего за счет количества компараторов. Принцип действия рассмотрим на примере 8-разрядного АЦП. Структурная схема двухкаскадного последовательно-параллельного АЦП приведена на рис. 22. Она содержит следующие элементы:
- устройство выборки-хранения (УВХ), обеспечивающее неизменность аналогового напряжения в течение цикла преобразования;
- АЦП1 для формирования старших разрядов кода;
- ЦАП для получения аналогового сигнала по старшим разрядам кода;
- вычитающее устройство ВУ, разностное напряжение с выхода которого подается на вход АЦП2;
- АЦП2 для формирования младших разрядов кода.
Все устройство в целом осуществляет преобразование входного аналогового сигнала с 8-разрядным разрешением. Преобразование осуществляется в два приема с помощью двух 4-разрядных АЦП. Оба они, и АЦП1, и АЦП2 - параллельного типа, т. е. являются однотактными. Но алгоритм работы данной схемы предполагает их последовательное действие, и общее количество тактов равное трем.
Рисунок 22 Структурная схема последовательно-параллельного АЦП
В течение первого такта осуществляется грубое квантование входного сигнала Uвх с четырехразрядной точностью при помощи АЦП1. Результат этого квантования подается на выход в качестве старших разрядов выходного кода (24-27) и одновременно поступает на вход 4-разрядного ЦАП. Во втором такте аналоговое напряжение, которое формируется на выходе ЦАП и отражает результат грубого квантования в первом такте, сравнивается с истинным значением входного сигнала Uвх. Разностное напряжение, полученное на выходе вычитающего устройства ВУ, поступает на вход второго четырехразрядного АЦП2, который в третьем такте осуществляет его преобразование в четыре младших разряда выходного кода (2°-23).
Быстродействие представленного на рис. 4 8-разрядного АЦП в три раза ниже, чем то, которым обладал бы 8-разрядный параллельный АЦП. Но, если для создания параллельного потребовалось бы (28 - 1) = 255 компараторов, то для построения двухкаскадного последовательно-параллельного АЦП достаточно 2(24 - 1) = 30 компараторов. Если в схеме ВУ выполняется усиление разностного сигнала в 16 раз, то схемы АЦП1 и АЦП2 могут быть полностью идентичными.
Количество каскадов в АЦП с подобной архитектурой может быть больше двух, поэтому их иногда называют многокаскадными.
АЦП последовательного счета
АЦП последовательного счета иначе называют следящим АЦП. Структурная схема преобразователя приведена на рис. 23. Она содержит следующие элементы:
- аналоговый компаратор (К1), выполняющий сравнение напряжений с выходов УВХ и цифро-аналогового преобразователя;
- реверсивный счетчик (РС) емкостью 2N, число в котором является выходным кодом;
Рисунок 23 Структурная схема АЦП последовательного счета
- цифро-аналоговый преобразователь (ЦАП) с источником опорного напряжения, формирующий напряжение в соответствии с кодом, находящимся в РС;
- схема переключения направления счета, определяющая режим работы РС;
- тактовый генератор (ТГ) для генерации синхроимпульсов.
Временные диаграммы работы АЦП последовательного счета показаны на рис. 24. Работает АЦП следующим образом.
Тактовый генератор формирует непрерывную последовательность синхроимпульсов с периодом T. По каждому синхроимпульсу (в каждом такте) содержимое РС увеличивается либо уменьшается на единицу, в зависимости от режима работы, задаваемого схемой переключения направления счета. Соответствующее изменение U(Z) составляет одну единицу младшего значащего разряда UМЗР . Режим работы определяется компаратором в результате сравнения напряжений UВХ и U(Z) : если UВХ > U(Z), то РС суммирует тактовые импульсы, если UВХ < U(Z),. то вычитает.
Рисунок 24 Временная диаграмма работы АЦП последовательного счета
Напряжение U(Z), изменяющееся на каждом такте, отслеживает изменения UВХ с отклонениями в установившемся режиме (режиме слежения) не более 2UМЗР . Уменьшение отклонения до UМЗР достигается, когда при условии /UВХ - U(Z)/ < (1/2)UМЗР счет останавливается.
Выходной код определяется, как
.
Если по каким-либо причинам (сброс счетчика, скачок входного напряжения) возникают большие различия UВХ и U(Z), то в схеме происходит переходной процесс установления режима слежения. Для того, чтобы слежение не сбивалось, нужно, чтобы скорость изменения UВХ была ограничена величиной UМЗР/T :
.
Для неискаженного преобразования синусоидального сигнала его удвоенная амплитуда не должна превышать полного количества уровней квантования, 2UМ ? 2NUМЗР , или UМ ? 2N-1UМЗР. Максимальная скорость изменения достигается в момент перехода через ноль и составляет , следовательно, регистр информация цифровой преобразователь
.
Если частота сигнала , разрядность , тогда . Такие скорости работы в существующих элементах цифровой техники легко реализуются. Достоинствами схемы являются простота построения и получение отсчетов сигнала по каждому синхроимпульсу.
АЦП с регистром последовательного приближения
Классическим методом аналого-цифрового преобразования является метод последовательного приближения, который иначе называется методом поразрядного взвешивания. Этот метод относится к числу последовательных, он использует процедуру двоично-взвешенных приближений. Построение метода аналогично процедуре взвешивания на рычажных весах с двоичным набором гирь. Структурная схема АЦП приведена на рис. 25. Она содержит следующие элементы:
- устройство выборки-хранения (УВХ), предназначенное для обеспечения неизменности входного напряжения в течение цикла преобразования;
- аналоговый компаратор (К1), выполняющий сравнение напряжений с выходов УВХ и цифро-аналогового преобразователя;
- регистр последовательного приближения (РПП) емкостью N разрядов, в котором последовательно поразрядно составляется выходной код;
- цифро-аналоговый преобразователь (ЦАП) с источником опорного напряжения, формирующий напряжение в соответствии с кодом, находящимся в РПП;
- схема управления (СУ), обеспечивающая выполнение алгоритма преобразования входного сигнала;
- тактовый генератор (ТГ) для генерации синхроимпульсов.
Рисунок 25 Структурная схема АЦП последовательного приближения
Временные диаграммы работы АЦП последовательного приближения показаны на рис. 26. Работает АЦП следующим образом. До поступления сигнала “Пуск” на выходе РПП, который является выходом АЦП, находится код, полученный в предыдущем цикле преобразования. УВХ работает в режиме выборки, т.е. слежения за уровнем входного сигнала (U+ = Uвх). По переднему фронту сигнала “Пуск” в момент времени t0 начинается первый такт цикла преобразования. УВХ переключается в режим хранения сигнала (U+ фиксируется в момент t0 и не изменяется в течение всего цикла преобразования) и запускается ТГ (или синхронизируется СУ при постоянно работающем ТГ). Сигнал U+ подается на прямой вход компаратора. Первым тактовым импульсом в старший разряд РПП записывается код, содержащий “1” в старшем разряде и “0” во всех остальных разрядах. Этот код, попадая на входы ЦАП, вызывает появление на его выходе напряжения (которое составляет примерно половину максимального входного напряжения).
Рисунок 26 Временные диаграммы работы АЦП последовательного приближения
Напряжение U(Z) поступает на второй (инвертирующий) вход компаратора, сравнивающего его с U+. Если U+ > U(Z), то с выхода К1 на СУ подается высокий уровень, по которому “1” в старшем разряде РПП сохраняется, в противном случае на выходе К1 формируется низкий уровень, согласно которому в старший разряд РПП записывается “0”. В момент времени t1 первый такт заканчивается. В следующих тактах состояние старшего разряда РПП не изменяется. Во втором такте на интервале t1 - t2 по второму тактовому импульсу “1” устанавливается в следующем за старшим разряде РПП, сравнение напряжений повторяется и определяется значение обрабатываемого разряда. Далее процесс повторяется для всех остальных разрядов аналогичным образом до определения значения младшего разряда. С каждым тактом значение напряжения на выходе ЦАП будет приближаться к значению входного сигнала. Цикл преобразования всегда выполняется за N тактов. Процесс работы АЦП по тактам может быть представлен следующими соотношениями:
1.
2.
3.
N-1.
N.
После окончания N-го такта в момент времени tN состояние РПП (выхода АЦП) фиксируется, устанавливается сигнал “конец преобразования” (КПр) и УВХ переключается в режим выборки сигнала. Напряжение U+ на выходе УВХ становится равным напряжению Uвх и отслеживает его изменения. Сигнал КПр разрешает передачу кода на внешние устройства.
При поступлении сигнала “Пуск” начинается следующий цикл преобразования входного сигнала. Описанное функционирование соответствует старт-стопному режиму работы, при котором сигнал “Пуск” разрешает один цикл преобразования. В таком режиме упрощается сопряжение АЦП с внешними устройствами.
Диапазон изменения входного напряжения составляет от 0 до , разрешающая способность равна половине младшего разряда квантования, т.е. .
Данный класс АЦП, представляя собой разумный технический компромисс, между точностью и быстродействием, находит широкое применение -- как при построении цифровых измерительных приборов, так и в различных системах цифровой обработки быстро меняющихся сигналов (совместно с УВХ). Разрядность применяемых в настоящее время АЦП рассматриваемого типа составляет от 8 (в микроконтроллерах) до 16-18 двоичных разрядов. Длительность цикла преобразования составляет от десятых долей до нескольких десятков микросекунд.
Применение сдвиговых регистров для умножения двоичных чисел
последовательным методом
При выполнении многих арифметических действий возникает необходимость сдвига двоичной информации на один несколько разрядов. Например, умножению на 2 положительного числа, представленного в прямом двоичном коде, соответствует сдвиг на 1 позицию влево, делению на 2 - вправо. Обычно такая операция проводится с помощью сдвиговых регистров (последовательно включенных D-триггеров, входы синхронизации которых объединены). В этом случае за каждый такт производится сдвиг на один разряд. Следовательно, недостатком этой схемы является необходимость введения специального программного управления, которое обеспечивало бы первоначальную загрузку информации в регистр, а затем ее сдвиг на требуемое число разрядов. Время выполнения сдвига в регистре возрастает вместе с увеличением с количества позиций, на которое выполняется сдвиг.
Эту же операцию можно провести и без такого управляющего устройства с помощью показанной на рис. 27 комбинационной схемы, собранной на мультиплексорах. Работа комбинационного устройства сдвига описывается табл. 4. Если адрес А = 002, то у3 = х3, у2 = х2, и т.д. Если адрес А= 012, то произойдет изменение в подключении выходов к выходам:
у3 = х2, у2 = х1, у1 = х0, у0 = х-1 .
Таблица Таблица изменения выходных сигналов комбинационного устройства сдвига
a1 |
a0 |
Y3 |
Y2 |
Y1 |
Y0 |
|
0 |
0 |
X3 |
X2 |
X1 |
X0 |
|
0 |
1 |
X2 |
X1 |
X0 |
X-1 |
|
1 |
0 |
X1 |
X0 |
X-1 |
X-2 |
|
1 |
1 |
X0 |
X-1 |
X-2 |
X-3 |
Следовательно, на выходе окажется двоичное число X, сдвинутое влево один разряд. Однако при этом, как и в обычном регистре сдвига, старший разряд этого числа пропадает. Если имеются мультиплексоры с N входами, то можно осуществить сдвиг числа на 0, 1, 2 ... (N - 1) разрядов. В примере, представленном на рис. 26, N = 4. Чтобы не допустить потеря старшего бита, можно нарастить устройство сдвига, подключив к нему последовательно еще одну такую же схему, как показано на рис. 28. В данном примере. N = 4; таким образом, здесь можно произвести сдвиг 5-разряднога числа X без потери информации максимум на три разряда. При этом число X установится на выходах от y3 до y7.
Схему на рис. 27 можно использовать также и в качестве кольцевого устройства сдвига; при этом входы расширения x-1 ч x-3 соединяются со входами x1 ч x3, как показано.
Рис. Расширенное комбинационное устройство сдвига
Рис. Кольцевое комбинационное устройство сдвига
Рассмотрим приведенную в табл. 5 схему перемножения двух двоичных чисел “в столбик”. В ней все вычисления выполняются достаточно просто, поскольку умножение производится только на единицу и нуль. Поэтому для вычисления произведения необходимо каждый раз сдвигать множимое на один разряд влево. Полученное в результате сдвига частное произведение прибавляется к результату, если соответствующий данному шагу сдвига разряд множителя равен единице. Если он равен нулю, то сложение не выполняется. Таким образом, в процессе умножения отдельные разряды множителя анализируются последовательно друг за другом, поэтому этот метод умножения называется последовательным.
Таблица 5 Схема умножения двоичных чисел “в столбик”
0 |
a3b1 |
a2b1 |
a1b1 |
|||
c4 |
a3b1 |
a2b1 |
a1b1 |
|||
a3b1 |
a2b1 |
a1b1 |
||||
(m6) |
m5 |
m4 |
m3 |
m2 |
m1 |
Такую процедуру можно реализовать с помощью регистра сдвига и одного сумматора. Однако в случае подобной схемы с памятью необходимо использовать программное управление. Процесс сдвига можно также реализовать с помощью комбинационной схемы, аналогичной той, что показана на рис. 28, соединяя соответствующим образом N сумматоров. Хотя при этом требуется много сумматоров, нет необходимости в регистре сдвига и устройстве управления. Но основным преимуществом является сокращение времени операции, поскольку оно определяется уже не тактами управления, а лишь временем задержки логических элементов.
Список литературы
1. Титце, У. Полупроводниковая схемотехника: Справочное руководство. Пер. с нем. - [текст] /У.Титце, К.Шенк/ - М.: Мир. - 1982. - 512 с.
2. Ашихмин А.С. Цифровая схемотехника. Современный подход. - [текст] /А.С.Ашихмин/ - М.: “ТехБук”, 2007. - 288 с.
3. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства. Учеб. пособие для втузов. - [текст] / Г.И. Пухальский, Т.Я.Новосельцева / - СПб.: Политехника. 1996. 885 с.
4. Угрюмов Е.П. Цифровая схемотехника: Учеб. пособие для вузов. - 2-е изд., перераб. и доп. - [текст] /Е.П. Угрюмов / - СПб.: БХВ-Петербург, 2004. - 800 с. 5. Шило В.Л. Популярные цифровые микросхемы: Справочник. - [текст] /В.Л. Шило/ - М.: Металлургия, 1988. 352 с. (МРБ, вып. 1111).
6. Хоровиц У., Хилл М. Искусство схемотехники. ч 1,2,3. - [текст] / У. Хоровиц, М. Хилл / - М.: Мир, 1995.
7. Гутников В.С. Интегральная электроника в измерительных устройствах. - 2-е изд., перераб и доп. . - [текст] /В.С. Гутников/ - Л.: Энергоатомиздат. Ленингр. Отделение. - 1988. - 304 с.
8. Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. - [текст] /Е.А. Зельдин / - Л.:Энергоатомиздат, 1986.
Размещено на Allbest.ru
Подобные документы
Основные признаки классификации регистров. Принципов построения регистров сдвига, способы преобразования параллельного кода в последовательный и обратно. Сборка схем регистров сдвига и экспериментальное исследование их работы в динамическом режиме.
лабораторная работа [460,8 K], добавлен 12.10.2015Построение ОУ на микросхемах 155-ой серии ТТЛ-логики с малой степенью интеграции, обеспечение работы прибора путем соединения между собой логических элементов. Разработка умножителя положительных двоичных чисел. Построение схем, разработка регистров.
курсовая работа [65,6 K], добавлен 22.04.2012Описание принципа работы структурной электрической схемы устройства умножения двоичных чисел, назначение каждого из входящих в нее узлов. Назначение и принцип построения матричных умножителей двоичных чисел, его структурная и электрическая схемы.
реферат [63,9 K], добавлен 04.02.2012Применение аналого-цифровых преобразователей (АЦП) для преобразования непрерывных сигналов в дискретные. Осуществление преобразования цифрового сигнала в аналоговый с помощью цифроаналоговых преобразователей (ЦАП). Анализ принципов работы АЦП и ЦАП.
лабораторная работа [264,7 K], добавлен 27.01.2013Алгоритмическое, логическое и конструкторско-технологическое проектирование операционного автомата. Изучение элементной базы простейших цифровых устройств. Разработка цифрового устройства для упорядочивания двоичных чисел. Синтез принципиальных схем.
курсовая работа [2,5 M], добавлен 07.01.2015Выполнение арифметических и логических преобразований над операндами в арифметико-логическом устройстве, их классификация по принципу работы. Структурная схема, алгоритм вычисления, синтез сумматоров, регистров, счетчика и тактовые параметры устройства.
курсовая работа [377,0 K], добавлен 03.12.2010Изучение работы регистров хранения, основанных на счетных т-триггерах. Использование микросхем серий ИР37, ИР27, ТМ8. Проектирование схем, вычисляющих максимальное (минимальное) число из всей последовательности и вычитающих последующий код из предыдущего.
лабораторная работа [758,0 K], добавлен 27.04.2014Временные диаграммы работы статических и динамических регистров. Схема для исследования работы регистров. Принцип работы и диаграммы регистра сдвига вправо на D-триггерах. Реализация i-го разряда реверсивного сдвигового регистра, анализ функционирования.
лабораторная работа [429,4 K], добавлен 01.12.2011Синтез цифровых схем, выбор элементной базы и анализ принципов построения управляющих автоматов с жесткой логикой. Граф-схемы алгоритмов умножения и деления чисел. Создание управляющего автомата типа Мили; выбор триггера, кодирование сигналов автомата.
курсовая работа [1,8 M], добавлен 18.09.2012Принцип работы и характеристика интегральных схем. Разработка модуля реверсивного счетчика с применением микросхем современных серий. Принципиальная схема модуля; расчет динамических параметров, потребляемой мощности, надежности; конструкция устройства.
курсовая работа [171,3 K], добавлен 25.11.2013