Аналого-цифровой преобразователь последовательного приближения с К572ПВ1

Данный МВ имеет два квазиустойчивых состояния и применяется в качестве ГПИ в тех случаях, когда нет жестких требований к стабильности этих параметров.

Будем считать, что VT1 - насыщен (открыт), а VT2 - закрыт; С1 - разряжен, С2 - заряжен.

После того как напряжение на базе VT2 перейдет нулевой уровень (t0), транзистор отпирается, появляется коллекторный ток, создается положительное приращение на Rк2, которое через С1 передается на базу VT1, выводит этот транзистор из насыщения. Ток iк1 уменьшается, напряжение на коллекторе получает отрицательное приращение, которое с коллектора VT1 через С1 передается на базу VT2, вызывает его дальнейшее отпирание. При этом Uс1 const запирает VT1 (рис. 5).

АМВ перешел в другое квазиустойчивое состояние. Теперь происходит перезаряд С1: пер = С1Rб1 и заряд С2: зар = С2Rк1. Длительность импульсов определяется временем перезарядки конденсаторов С1, С2:

tu1, 2=перln2Eк /Ек = 0,7С1С2R1,2. (6)

Амплитуда выходных импульсов равна Uк Еп. Нестабильность колебаний АМВ определяется нестабильностью параметров схемных элементов и транзисторов. Особенно влияет температурная нестабильность за счет Iк0.

Длительность импульса tи=0,7 СRб можно регулировать путем изменения емкости С (обычно дискретно) или Rб в небольших пределах (изменение R в широких пределах приводит к изменению глубины насыщения транзисторов, а следовательно, к изменению времени рассасывания tp и нестабильности tu).

Расчёт тактового генератора для АЦП

Разработать и рассчитать тактовый генератор для АЦП с использованием преобразования «напряжение - временной интервал - двоичный код» с ГЛИН по следующим исходным данным:

Дано:

Частота - Гц

Скважность - 5

Длительность фронтов -

Амплитуда - 4В

Решение

Rб=

Результаты расчета были проверены путем моделирования с использованием программы….. (рис. 2.1, рис2.2)

Рисунок 2.1 - Принципиальная схема мультивибратора

аналоговый цифровой преобразователь помехоустойчивость

Рисунок 2.2 - Схема рассчитанного тактового генератора

Расчет и описание работы преобразователя уровней (ПУ)

Описание ПУ

Преобразователь уровней (ПУ) - специальная схема, преобразующая выходные сигналы цифровой ИС (интегральная схема) одного типа во входные сигналы цифровой ИС другого типа (Иногда ПУ называют транслятором уровней).

ПУ должен обеспечить преобразование выходного логического уровня одного элемента ЛЭ1 во входной логический уровень другого элемента ЛЭ2 с заданным коэффициентом разветвления n. (т.е. ПУ должен давать требуемый логический уровень для n элементов ЛЭ2, параллельно подключенных к выходу ПУ).

При проектировании микроэлектронной аппаратуры на цифровых интегральных микросхемах на практике возникает необходимость в совместном использовании цифровых ИМС (интегральные микросхемы) различных серий. Эти ИМС могут существенно различаться как конструктивно-технологическими, схемотехническими решениями, так и электрическим и параметрами, вследствие чего они не могут сопрягаться непосредственно. Использование ПУ позволяет обеспечить управление интегрального логического элемента (ЛЭ) одной серии интегральным логическим элементом другой серии, т.е. добиться электрического и временного сопряжения этих двух элементов.

Каждый ЛЭ характеризуется набором входных и выходных статических и динамических параметров. К статическим параметрам относятся: входные (Uвх) и выходные (Uвых) напряжения; уровни логической "1" (U1) и логического "0" (U0); входные и выходные токи ЛЭ в состояниях логического "0" и логической "1м по входу и выходу; Iн - ток нагрузки; Uп+ - допустимая положительная статическая помеха при уровне на выходе (помехозащищенность снизу) и Uп- - допустимая статическая помеха при уровне У на выходе (помехозащищённость сверху).

Средние значения этих параметров, пределы их изменений и их полярности у различных ЛЭ разные.

На рис.1 представлена обобщенная структурная схема согласования элементов ЛЭ1 и ЛЭ2 с различными типами логики и схемотехники. Основным элементом схемы согласования является преобразователь уровня ПУ. Входной П1 и выходной ПЗ каскады обеспечивают согласование выходов ЛЭ1 со входом П2 и выхода П2 с входом ЛЭ2. В отличие от логических элементов, у которых значения уровней входных и выходных сигналов, как правило, совпадают, у ПУ значения входных и выходных сигналов всегда различны. Это характерный признак ПУ. Поэтому простейшим способом обеспечения полного сопряжения уровней ЛЭ1 и ЛЭ2 является способ построения схемы, при котором входной каскад ПУ - П1 был реализован аналогично схеме выходного каскада ЛЭ1. Аналогично выходной каскад ПУ - ПЗ должен быть реализован по схеме входного каскада ЛЭ2. Чтобы обеспечить выполнение этих условий при таком способе построения ПУ необходимо одновременно использовать питающие напряжения как ЛЭ1, так и ЛЭ2. В практических случаях, когда ЛЭ1, ПУ, ЛЭ2 размещены на одной и той же плате или в одном корпусе микросхемы, схему ОУ можно упростить, исключив из нее каскады П1 или ПЗ или оба. В интегральном варианте ПУ может содержать все три каскада П1-П2-ПЗ, так как при этом ограничения на соединения между ПУ и цифровыми ИС с ЛЭ будут такими же, как для связей между цифровыми ИС в данной аппаратуре. Это в определенной степени облегчит конструирование электронных блоков аппаратуры.

Кроме обеспечения совместимости уровней сигналов ПУ должны удовлетворять специальным требованиям, например, таким как:

- сохранение преобразователем порогового уровня управляющего элемента ЛЭ1 и уровней токов элементов ЛЭ1 и ЛЭ2;

- обеспечение преобразования уровней с логической или без инверсии;

- обеспечение заданных требований по нагрузочной способности и параметрам быстродействия.

Обеспечение заданных требований по нагрузочной способности сводится к обеспечению преобразования выходного логического уровня элемента ЛЭ1 во входной логический уровень элемента ЛЭ2 с заданным коэффициентом разветвления n (т.е. ПУ должен давать требуемый логический уровень для n элементов ЛЭ2 параллельно подключенных к выходу ПУ).

Обеспечение заданных требований по параметрам быстродействия обычно сводится к тому, что ПУ не должен ухудшать быстродействие цифрового устройства, в котором он используется, т.е. задержка на переключение ПУ должна быть не больше задержки более медленного из элементов ЛЭ1 и ЛЭ2.

Можно сформулировать общие правила построения ПУ, пригодные для большинства возможных вариантов преобразователей уровня:

- преобразователи уровней проектируются для конкретных схем с обязательным учетом выходных характеристик и параметров управляющего элемента и входных характеристик и параметров управляемого элемента;

- перепад логических уровней управляющего элемента должен быть достаточным для надежного функционирования преобразователей уровней;

- преобразователь уровней должен обеспечивать необходимые динамические параметры с учетом емкостных и активных нагрузок.

По схемотехнической реализации основных логических функций цифровые ИМС, наиболее распространенные в настоящее время, подразделяются на следующие группы ИМС:

- ИМС транзисторно-транзисторной логики (ТТЛ, ТТЛШ);

- ИМС эмиттерно-связанной логики (ЭСЛ);

- ИМС на МДП-транзисторах (КМДП-логика, p-МДП-логика, n-МДП-логика);

- ИМС на элементах инжекционной логики (и2л).

Расчет преобразователя уровня (ПУ). Исходные данные

Согласуемые элементы, серии ИС: ТТЛ (К155) -» КМДП (К176).

Нагрузочная способность: 1

Частота переключения: 1

Температурный диапазон: -10 + 45 °С

Из справочника выбираем конкретные микросхемы серии К155 и К176:

К155ЛАЗ - два элемента 2И-НЕ; К176ЛА7 отличается от микросхемы

К155ЛАЗ только нумерацией выводов двух средних (по схеме) логических элементов 2 И - НЕ

Типовые статистические параметры используемых микросхем

Справочные данные для K155JIA3

Коэффициент разветвления по выходу (при работе элементов на аналогичные) КРАЗ =10, данные параметры обеспечиваются в диапазоне температур -10°С+...+45°С

Корпус ИМСК155ЛЛЗ

К155 Л A3 (четыре логических элемента 2И-НЕ)

Условное графическое обозначение

1,2,4,5,9,10,12,13 - входы Х1-Х8; 3 - выход Y1;

6 - выход Y2

7 - общий

8 - выход Y3

11 - выход Y4

14 - напряжение питания;

Справочные данные для К176ЛА7:

Условное графическое обозначение

1,2,4,5,9,10,12,13 - входы X1-X8;

6 - выход Y1; 7 - общий;

8 - выход Y2; 14 - напряжение питания;

К1 76ЛА7

В том случае, когда ставится задача спроектировать ПУ ТТЛ--»КМДП для расположенных на одной и той же плате конкретных ТТЛ ИС и КМДП ИС с заданной нагрузочной способностью ПУ, частотой переключения и температурным диапазоном работы ПУ, схема преобразователя может содержать только один биполярный транзистор VT и резисторы Re, RK (рис 6,7).

(рис 7)

Выбор биполярного транзистора для схемы ПУ

Для реализации ПУ выберем транзистор КТ503А, который является кремниевым, эпитаксиально-планарным п-р-п универсальным низкочастотным маломощным. Предназначен для работы в усилителях НЧ, операционных и дифференциальных усилителях, импульсных схемах.

Электрические параметры транзистора КТ503А

Напряжение насыщения коллектор-эмиттер при 1К=10 мА, 1б=1 мА, UK3 тс=0,2В.

Напряжение насыщения база-эмиттер при 1к=10 мА, 1б=1 мА, U =0,8 В.

Граничная частота коэффициента передачи тока в схеме с общим эмиттером: frp=5 МГц;

Статический коэффициент передачи тока в схеме с общим эмиттером: (3=40-5-120; Обратный ток коллектора: 1Кбо.=1 мкА, при UK6 = UK6 нас

Предельно - эксплуатационные данные транзистора КТ201ТА

Постоянное напряжение коллектор - база при Т= 233 - 258С,UK6 Мах~40В.Постоянный ток базы при Т=233-258°К, 1Кб мах=Ю0 мА. Постоянный ток коллектора при Т=233 - 258°К 1Кб мах=150 мА

Постоянная рассеиваемая мощность коллектора при Т=233-298°К - 0,35Вт. Выбор напряжения питания для ПУ Температура окружающей среды 233-358 К. Данный транзистор выбран потому, что его параметры ^=5 МГц, UK3 Нас=0>2 В,

Т=233-358°К удовлетворяют заданному для ДУ требованиям. Напряжение питания ПУ выбрано равным напряжению питания элемента К176ЛА7.

Un=9B ± 5%

Выбор номинала резистора

Если на входе ПУ уровень логического "0" элемента KI55JIA3: UВХ=U0ТТЛ

= 0,4 В, то транзистор КТ503А, выполняющий в ПУ функции VT, находится в отсечке, т.к. UВХ<UБЭ НАС= 0,8 В. На выходе ПУ должен быть сформирован уровень логической «1» элемента К561ЛЕ5: U'КМДП?8,2 В.

Из неравенства для наихудшего соотношения параметров определяем первое ограничение сверху на величину Rк.

Где Е = 9 В - 0,45 В = 8,55 В - минимальное напряжение питания при допуске 5%

U'КМДП = U'ВЫХ КМДП= 8,2 В - уровень логической «1» на выходе элемента К561ЛЕ5

n = 2 - нагрузочная способность

- максимальные значения входного тока элемента К561ЛЕ5

И обратного тока коллектора транзистора КТ503А, которые достигаются при максимальной температуре Тмах=45оС=345К.

Для нахождения воспользуемся выражением:

где Т*- температура удвоения при которой обратный ток удваивается (Т*?8оС для кремния);

- значение тока при некоторой исходной температуре;

Т- температура, при которой измеряют ток Io.

Подставив значения, получим первое ограничение сверху на величину Rк:

Второе ограничение сверху на величину Rк из условия:

где =1 мГц- заданная частота переключения

Сн=Свх+См - емкость нагрузки;

n=2;

Свх= 12 пФ - входная ёмкость элемента К561ЛЕ5

См = 50 пФ - емкость монтажа.

Подставив значения, получим второе ограничение сверху на величину Rк:

Из неравенства для наихудшего соотношения параметров определяем ограничение снизу на величину Rк.

Где Е = 9 В + 0,45 В = 9,45 В - максимальное напряжение питания при допуске 5%

UКЭ НАС = 0,2 В - напряжение насыщения коллектор-эмиттер транзистора КТ503А

n = 2 - нагрузочная способность

IК МАХ =0,15 А - максимально допустимый ток транзистора КТ503А

- максимальные значения входного тока элемента К561ЛЕ5, которое достигается при максимальной температуре Тмах=70оС=345К, заданного температурного диапазона ПУ.

Для нахождения воспользуемся выражением:

где Т*- температура удвоения при которой обратный ток удваивается (Т*?8оС для кремния);

- значение тока при некоторой исходной температуре;

Т- температура, при которой измеряют ток Io.

Подставив значения, получим ограничение снизу на величину Rк:

Таким образом, получили двусторонние ограничения на величину сопротивления Rк

.

С точки зрения уменьшения мощности потребляемой ПУ необходимо выбрать величину наибольшей, удовлетворяющей двухстороннее ограничение и в соответствии со стандартным рядом номиналов резистора.

Выбираем величину сопротивления резистора =5,62кОм ± 5%.

б) Выбор номинала резистора

Из неравенств получим первое и второе ограничение снизу на величину

; ,

где = 2,4 В- уровень логической «1» на выходе элемента К155ЛА1

= 0,8 В - напряжение насыщения база-эмиттер транзистора КТ503А

= 0,4 В - выходной ток логической «1» элемента К155ЛА1

= 0,1 А - максимально допустимый ток базы транзистора КТ503А

Подставив значения, получим ограничение снизу на величину :

;

Для определения ограничения сверху на величину потребуем, чтобы для выбранного транзистора КТ503А обеспечивалась бы степень насыщения S =1,5.

Из неравенства для наихудшего соотношения параметров определяем соотношение сверху на величину :

,

где в = 40 - минимальное значение статического коэффициента передачи тока в схеме с общим эмиттером транзистора КТ503А

=5,62 кОм - 0,281 кОм = 5,339 кОм - минимальное сопротивление резистора при допуске 5%

= 2,4 В

= 0,2 В

Е = 9,45 В

Подставив значения, получим ограничение сверху на величину :

Таким образом, мы получаем двухстороннее ограничение на величину сопротивления :

4 кОм; 0,016 кОм; ?24,6кОм

С точки зрения обеспечения требуемой степени насыщения S = 1,5 транзистора VT необходимо выбрать величину наибольшей, удовлетворяющей двухстороннее ограничение и в соответствии со стандартным рядом номиналов резистора.

Выбираем величину сопротивления резистора =22кОм ± 5%.

Определение мощности потребляемой ПУ

Мощность, потребляемая ПУ от источников питания E в состоянии логической «1» на выходе для наихудшего соотношения параметров определяется выражением:

где Е = 9,45 В; n = 2; = 0,5мкА; = 11,25 мкА.

Подставив значения, получим:

Мощность потребляемая ПУ от источника питания Е в состоянии логического «0» на выходе для наихудшего соотношения параметров определяется выражением:

где Е = 9,45 В; n = 2; =0,2 В, = 5,339 кОм, = 1,125 мкА.

Подставив значения, получим: