Делитель частоты

Размещено на http://www.allbest.ru/

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ

«Рязанский государственный радиотехнический университет»

Кафедра БМПЭ

Курсовая работа

по электронике и микропроцессорной технике

на тему: «Делитель частоты»

Выполнил ст. гр. 933 Кузнецов М. Г.

Проверил доц. каф. БМПЭ Шемонаев Н.В.

Рязань 2011

Содержание

Введение

1. Назначение и принцип работы схемы

1.1 Назначение делителя частоты

1.2 Принцип работы делителя частоты

1.3 Десятичный делители частоты

1.4 Разработка функциональной схемы

1.5 Разработка принципиальной схем

2. Расчет и выбор элементов схемы

2.1 Выбор транзистора VT1

2.2 Выбор элемента DD1

2.3 Выбор элементов DD2, DD3

2.4 Выбор диодов D1, D2

2.5 Расчет резистора Rк

2.6 Расчет резисторов R3, R4

2.7 Расчет конденсаторов С1, С2

3. Моделирование схемы на ЭВМ

Заключение

Список литературы

Приложение

резистор делитель частота транзистор

Введение

Целью данной курсовой работы является разработка электронного устройства - делителя частоты.

Делители частоты являются неотъемлемым элементом электроники как цифровой, так и аналоговой. На сегодняшний день они используются в большом количестве электроприборов, а стремительный рост популярности цифровой электроники намного расширяют области применения делителей частоты.

Определённым набором требуемых характеристик и параметров конечного продукта вводится ряд ограничений на процесс создания делителя частоты, но имеется возможность использования различных схем данного устройства и выбора из них тех, которые наиболее оптимально подходят для реализации поставленной задачи.

В данной курсовой работе используется такая схемотехническая система моделирования, как MicroCap8. Что позволяет проверить правильность расчетов без ручной сборки конечного устройства.

1. Назначение и принципы работы схемы

1.1 Назначение делителя частот

Делитель частоты, электронное устройство, уменьшающее в целое число раз частоту подводимых к нему периодических колебаний. Делитель частоты используют в синтезаторах частоты, кварцевых и атомных часах, в телевизионных устройствах синхронизации генераторов развёрток, хронирующих устройствах радиолокаторов и др.[1]

1.2 Принцип работы делителя частоты

Для деления частоты применяют несколько способов деления, при помощи:

· Электронного счётчика;

· Самовозбуждающегося генератора синусоидальных колебаний.

В самовозбуждающемся генераторе синусоидальных колебаний деление осуществляется синхронизацией его частоты на субгармоническом колебании частоты внешнего периодического сигнала с использованием явления захватывания частоты.

· Регенеративного устройства.

В регенеративном делителе частот синусоидальных колебаний на преобразователь частоты подаются периодический сигнал частоты f, подлежащей делению, и сигнал частоты (k - 1)Чf/k (k -- коэффициент деления), возникающий в цепи обратной связи только при подведении на вход делителя частоты напряжения преобразуемой частоты.

· Релаксационного генератора.

Для деления частоты повторения импульсных сигналов применяют делитель частоты на релаксационных генераторах (мультивибраторах и блокинг-генераторах), работающих в периодическом режиме с захватыванием частоты повторения импульсов на субгармоническом колебании или в ждущем режиме с периодом повторения импульсов большим в k раз. Практически k не превышает 10.[1]

1.3 Десятичный делитель частоты

Такие делители занимают особое место среди делителей частоты. Они имеют коэффициент деления Кдел=10. Десятичные делители позволяют представить число поступивших импульсов десятичными разрядами - в двоично-десятичном коде. Для получения указанного значения Кдел, такой делитель содержит четыре триггера, избыточные состояния которых исключают тем или иным образом.

1.4 Разработка функциональной схемы

В соответствии с заданием на вход схемы приходит сигнал амплитудой 7В, с частотой 10 МГц. Усилительный каскад необходим для усиления малых сигналов. Далее, чтобы получить прямоугольный сигнал, используем ТТЛ (Транзисторно-транзисторная логика - разновидность цифровых логических микросхем, построенных на основе биполярных транзисторов и резисторов.) микросхему, в качестве триггера Шмитта. Для того чтобы добиться заданного коэффициента деления (Кдел = 100), используем счетчики с коэффициентом деления, равным 10. Так как счетчика с делением на 100 не существует, используем два одинаковых счетчика, подключенных последовательно.

Данная последовательность и позволит получить нам заданный коэффициент.

На основе всего выше сказанного, строим функциональную схему устройства:

Рисунок 2 Функциональная схема делителя частоты, с коэффициентом деления 100. (1 - усилительный каскад; 2 - Триггер Шмитта; 3,4 - счетчики с коэффициентом деления 10)

1.5 Разработка принципиальной схемы

На основе функциональной схемы делителя частоты (рисунок 2) была разработана принципиальная схема.

На входе включен двусторонний диодный ограничитель, защищающий от перегрузки транзистор VT1 (n-p-n-структура) при подаче на вход устройства сигналов большого размаха, также подключены две разделительные емкости. Они подавляют постоянную составляющую. Для нормирования сигнала используют ТТЛ микросхему, которая защищает от помех, в качестве такой микросхемы можно использовать триггер Шмитта. В разрабатываемой схеме для достижения необходимого коэффициента деления входного сигнала используем два счетчика, последовательно подключенных счетчика-делителя. Эти счетчики имеют коэффициент деления 10. В результате получаем принципиальному схему, изображенную на рисунке 3.

Рисунок 3 Принципиальная схема делителя частоты

2. Расчет и выбор элементов схемы

2.1 Выбор транзистора VT1

Максимальное напряжение в схемах с ТТЛ может достигать 24В, однако это приводит к большому уровню паразитного сигнала. Достаточно малый уровень паразитного сигнала при сохранении достаточной эффективности достигается при напряжении 5В, поэтому данная цифра и вошла в технический регламент ТТЛ. По условию транзистор должен работать в диапазоне частот до 10 МГц. Выберем транзистор с запасом, т.е. чтобы диапазон частот был больше чем до 10 МГц, и напряжение питания больше чем 5 В. По всем необходимым требованиям подходит транзистор КТ315. Его электрические параметры:

1. Максимально допустимое напряжение коллектор-база = 10 В;

2. Максимально допустимое напряжение коллектор-эмиттер = 10 В;

3. Максимально допустимый постоянный ток коллектора = 8,5 мА;

4. Статический коэффициент передачи тока биполярного транзистора в схеме с общим эмиттером ? 15

5. Граничная частота коэффициента передачи тока fгр = 250 МГц;

6. Максимальная рассеиваемая мощность к = 0.15 Вт;

7. Корпус - KT-13 [2]

2.2 Выбор элемента DD1

Чтобы стабилизировать фронты, нормализовать сигнал и преобразовать его к виду ТТЛ сигнала, выберем микросхему К155ТЛ2 (SN7414N). Данная микросхема представляет собой шесть триггеров Шмитта-инверторов. Она имеет следующие параметры:

1. Номинальное напряжение питания 5В 5 %;

2. Выходное напряжение низкого уровня не более 0,4 В;

3. Выходное напряжение высокого уровня не менее 2,4 В;

4. Напряжение на антизвонном диоде не менее -1,5 В;

5. Входной ток низкого уровня не более -1,2 мА»

6. Входной ток высокого уровня не более 0,04 мА;

7. Входной пробивной ток не более 1 мА;

8. Ток короткого замыкания - -18...-55 мА;

9. Ток потребления при низком уровне выходного напряжения не более 60 мА;

10. Ток потребления при высоком уровне выходного напряжения не более 36 мА;

11. Потребляемая статическая мощность не более 330 мВт;

12. Время задержки распространения при включении не более 26 нс;

13. Время задержки распространения при выключении не более 28 нс.[2]

2.3 Выбор элементов DD2, DD3

Что бы обеспечить заданный коэффициент деления равный 100, используем два счетчика с коэффициентом деления 10. Для достижения результата счетчики подключаем последовательно, что обеспечивает необходимый коэффициент деления. Для данных целей подходит микросхема К155ИЕ1, аналогом которой является микросхема SN7492N.[2]

Электрические параметры микросхемы К155ИЕ1:

1. Номинальное напряжение питания - 5В ± 5 %;

2. Выходное напряжение низкого уровня - не более 0,4 В;

3. Выходное напряжение высокого уровня - не менее 2,4 В;

4. Входной ток низкого уровня- - не менее -1,6 мА;

5. Входной ток высокого уровня - не более 0,04 мА;

6. Ток потребления - не более 60 мА;

7. Ток утечки на входе - не более 1 мА;

8. Потребляемая статическая мощность (30 МГц) - не более 300 мВт;

9. Максимальная тактовая частота - не менее 10 МГц. [2]

2.4 Выбор диодов D1, D2

Во избежание перегрузки транзистора VT1 необходимо на входе усилителя подключить диодный ограничитель. Для реализации его схемы выбираем диод КД510А (1N4448), имеющий подходящие для нашего устройства характеристики:

1. Максимальное постоянное обратное напряжение = 50 В;

2. Максимальный прямой ток = 0.2 А;

3. Максимальный обратный ток = 5 мкА;

4. Максимальное прямое напряжение = 1 В;

5. Максимальное время обратного восстановления = 0.004 мкс; [2]

2.5 Расчет резистора Rк

Изучив справочные данные по ТТЛ микросхемам выяснили, что значение рекомендуемого сопротивления, надежно удерживающие напряжение логической «1» лежит в пределах 1кОм - 5кОм. для улучшения помехоустойчивости схемы выбираем наименьшее значение Rк, равное 1кОм.[3]

2.6 Расчет резисторов R3, R4

Рабочую точку выбираем в начале ВАХ для того чтобы после прохождения рабочей точки транзистор не переходил в режим насыщения.

U_А =0,65 В,

Рисунок 4 Входная ВАХ усилительного каскада

В соответствии с выбранным транзистором установим Е_пит = 5 В,

Следовательно максимальный Iк = 5 мА,

Находясь в активном режиме I_б=I_к/в, значит I_б=100 мкА.

Для формирования надежно й рабочей точки выбираем I_д в 10 раз больше чем I_б, тогда I_д будет равен 1 мА.

R₁+R₂=5 кОм,

U= E_пит*R₂/(R₁+R₂);

R₂=650 Ом,

Получаем:

R₁=5000 -650 = 4350 Ом=4,35 кОм.

Значения резисторов при моделировании должны быть заменены соответствующими из реального ряда сопротивлений Е24.[4]

Rк=1000 Ом,

R1=5000 Ом,

R2=500 Ом.

2.7 Расчет конденсаторов С1 и С2

При расчете разделительных емкостей С₁ и С₂, учитываем, что минимальная частота равна 10 кГц. Считаем, что R_вхR_2.

Получаем

,

3. Моделирование схемы на ЭВМ

Произведя моделирование получили данную схему:

Рисунок 4 Схема делителя частоты в формате Micro-Cap

Рисунок 5 Эпюры напряжений в контрольных точках 4, 1, 6

На рисунке 5 показано преобразование входного сигнала (рисунок 5 (А)) в импульсный (рисунок 5(В)), при помощи ТТЛ микросхемы, роль которого играет триггер Шмитта.

При логическом «0» на входе Запуск на выходе - логическая «1». При подаче на вход Запуск логической «1» на выходе появляется логический «0», начинается разряд конденсатора С1 (ТТЛ). Когда напряжение на нем доходит до нижнего порога переключения, на выходе появляется логическая «1» и начинается заряд конденсатора до верхнего порога переключения. Особенностью генератора является отсутствие резких бросков тока на начальных участках перезаряда конденсатора, характерных для описанных выше генераторов.

Триггеры Шмитта целесообразно также использовать в цепях установки начального состояния цифровых устройств в тех случаях, когда постоянная времени установления выходного напряжения источника питания велика и необходимо обеспечить большую длительность импульса сброса и его крутой спад.

При необходимости можно собрать генератор из двух ждущих мультивибраторов одной микросхемы, схема такого автогенератора приведена (без времязадающих цепей). Времязадаюшая RC-цепь ждущего мультивибратора DD2 определяет длительность положительных импульсов на выходе «1», RC-цепь, подключенная к DD3, - длительность паузы между ними, что и показано на рисунке 5.

Рисунок 6 Эпюры напряжений на 7 В

На рисунке 6 показано преобразование входного сигнала (рисунок 6 (А) на больших напряжения, в данном случае 7В, в импульсный (рисунок 6 (В)). Рисунок 6 (Б) показывает сигнал в контрольной точке 1.

Налаживание дискриминатора сводится к установлению на входе фазового детектора такого уровня напряжения, который не вызывает сдвига "нуля" характеристики. Подав на вход узла сигнал вида «меандр», подстроечным резистором устанавливают нулевое напряжение выходе усилителя постоянного тока. Изменение скважности импульсов при этом должно сопровождаться симметричным отклонением напряжения в обе стороны относительно «нуля», что и видно из характеристики Рисунка 6 (Б).

Рисунок 7 Эпюры напряжений в контрольных точках 6, 10, 15

Графики рисунка 7 иллюстрируют работу схемы делителя частоты. При подаче сигнала частотой f = 10МГц (рисунок 7 (А)), на выходе формируется сигнал частотой 10кГц (рисунок 7 (В)). На рисунке 7(Б) мы можем увидеть промежуточное деление входного сигнала на коэффициент, равный 10.

Заключение

В данной курсовой работе был спроектирован и промоделирован на ЭВМ делитель частоты, с коэффициентом деления 100.

Данное устройство было смоделировано на ЭВМ, с помощью чего мы смогли наглядно увидеть работу этой схемы на графиках.

В процессе выполнения работы была подобрана техническая литература по разрабатываемому устройству, проанализировав техническое задание, в результате чего произведен выбор функциональной схемы, выполнен расчет её элементов.

Список литературы

1. Большая советская энциклопедия http://dic.academic.ru/dic.nsf/bse/83291/Делитель. (28.12.2011).

2. CHIPINFO.Справочник по микросхемам http://www.chipinfo.ru/dsheets/transistors/131152.html (28.12.2011).

3. Шило В.Л. популярные цифровые микросхемы: Справочник. 2-е изд., исправленное. М.: Радио и связь, 1989. 352 с.

4. Ряды номинальных сопротивлений резисторов, ГОСТ 2825 - 67.

Размещено на Allbest.ru