Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Введение

блокировка коммутация запоминающий

Коммутатором в телефонии называется nЧm - полюсник, предназначенный для соединения информационных сигналов любого из своих n-входов с любым из m-выходов.

В цифровой коммутационной системе функцию коммутации осуществляет цифровое коммутационное поле. Управление всеми процессами в системе коммутации осуществляет управляющий комплекс.

Цифровизация всех видов информации стала генеральным направлением, обеспечивающим экономически выгодные методы не только ее передачи, но и распределения, хранения и обработки.

Преимущества таких систем над остальными очевидны: высокая помехоустойчивость; малая зависимость качества передачи от длины линии связи; стабильность электрических параметров каналов сигнала; эффективность использования пропускной способности при передаче дискретных сообщений. В цифровом коммутационном оборудовании, по сравнению с аналоговым значительно уменьшились габаритные размеры и сократилось количество металла в конструкции. В то же время надежность, скорость коммутации и возможности коммутаторов возросли многократно. Количество людей обслуживающих коммутаторы цифровых систем связи уменьшилось в несколько раз.

Подытожив, можно сказать, что будущее телекоммуникаций за цифровыми системами связи.

1. Проектирование пространственно - временного коммутатора 66

1.1 Разработка функциональной схемы

Функциональная схема пространственно - временного коммутатора 66 представлена на рис. 1.

Рисунок 1. Функциональная схема пространственно - временного коммутатора 66

Обозначения на схеме:

S/P - последовательно-параллельный преобразователь;

P/S - параллельно-последовательный преобразователь;

РЗУ - речевое запоминающее устройство;

АЗУ - адресное запоминающее устройство;

СЧ - счетчик;

МX1 - мультиплексор адреса РЗУ;

МX2 - мультиплексор адреса АЗУ.

Данная схема представляет собой структуру пространственно временного коммутатора потоков Е1. Коммутатор осуществляет пространственно-временную коммутацию входящих трактов ИКМ в исходящие.

Последовательно-параллельный преобразователь S/P осуществляет преобразование входящих ИКМ-трактов, представленных в последовательной форме, в параллельную.

РЗУ предназначено для записи и хранения в определенных ячейках, по адресам счетчика, кодовых комбинаций и считывания их в нужный момент времени.

АЗУ используется для записи и хранения информации о том, какой входящий и исходящий канал необходимо скоммутировать, и в последующем обеспечивает считывание в нужный момент времени номера входящего канала на адресные входы РЗУ при помощи счетчика.

Счетчик в свою очередь выдает адреса на РЗУ для записи по ним входящих каналов, а на АЗУ для считывания по ним номеров входящих каналов.

Дешифратор, получая адреса со счетчика, выдает логическую 1 на соответствующих выводах, что необходимо для разрешения параллельной загрузки информации на регистры S/P, и P/S при преобразовании кода в последовательную форму в исходящем тракте.

Мультиплексор MХ1 РЗУ осуществляет переключение сигналов со счетчика и сигналов, приходящих с АЗУ на выход, осуществляя тем самым запись и считывание по приходящим адресам.

Принцип работы мультиплексора МХ2 АЗУ аналогичен.

Параллельно-последовательный преобразователь P/S преобразует параллельную кодовую комбинацию с выхода РЗУ в последовательную форму для последующей коммутации с заданным исходящим каналом.

Пример коммутации 2-го входящего канала в 3-й исходящий представлен на временных диаграммах.

1.2 Постановка требований к узлам функциональной схемы и выбор её элементов

Последовательно - параллельный преобразователь

Первая ступень последовательно-параллельного преобразователя состоит из 8 регистров К155ИР9 (рисунок 2), где происходит непосредственное преобразование информации из последовательной формы в параллельную. На информационные входы параллельной загрузки каждого регистра подаются входящие ИКМ тракты (ИКМ 0 - ИКМ 5). Когда на входе разрешения параллельной загрузки PE напряжение низкого уровня, происходит загрузка данных в регистры. При поступлении положительного перепада тактового импульса f_т на вход С в регистре происходит сдвиг данных вправо на одну позицию, в результате чего на последовательном выходе Q7 получим данные в последовательном виде, но сдвинутые на 8 тактов. На входы CE и S1регистров К155ИР9 подается уровень логического нуля.

Рисунок 2 - Микросхема К155ИР9

Назначение выводов и таблица истинности микросхемы К155ИР9 представлены в таблицах 1 и 2.

Таблица 1 - Назначение выводов микросхемы К155ИР9.

Таблица 2 - Таблица истинности микросхемы К155ИР9.

Вторая ступень последовательно-параллельного преобразователя содержит 7 сдвиговых регистров К155ИР13 (рисунок 3), которые предназначены для синхронного вывода данных с последовательно-параллельного преобразователя.

Данные с выхода Q7 регистра К155ИР9 поступают на вход последовательного сдвига вправо DR регистра К155ИР13. Сдвиг происходит при поступлении положительного перепада тактового импульса f_т на вход С. На разных регистрах должен быть получен сдвиг на разное количество тактов, поэтому данные снимаются с разных выходов регистров К155ИР13 (с выхода Q6 со сдвигом на 7 тактов; с Q5 - на 6 тактов; с Q4 - на 5 тактов и т.д.). Последний разряд снимается с выхода восьмого регистра первой ступени последовательно-параллельного преобразователя. Сигналы с выходов регистров подаются на РЗУ.

Рисунок 3 - Микросхема К155ИР13

Сдвиг вправо обеспечивается подачей уровня логического нуля на вход S0 и уровня логической единицы на вход S1. На информационные входы D0-D7 и вход сдвига влево DL подается уровень логического нуля, а на вход сброса R - логической единицы.

Назначение выводов и таблица истинности микросхемы К155ИР13 представлены в таблицах 3 и 4.

Таблица 3 - Назначение выводов микросхемы К155ИР9

Таблица 4 - Таблица истинности микросхемы К155ИР13

Последовательно-параллельный преобразователь построен на 8-ми микросхемах К155ИР9 и 7-ми микросхемах К155ИР13. Первые восемь регистров работают в режимах параллельной загрузки данных и сдвига вправо (необходимые сигналы управления приходят с дешифратора). 9,10-й регистры постоянно находятся в режиме сдвига вправо.

Дешифратор

Дешифратор К155ИД10 формирует сигналы разрешения параллельной загрузки РЕ, которые поступают на вход регистров К155ИР9. На вход DI1 подается сигнал частотой f_Т/2, на DI2 - f_Т/4, на DI4 - f_Т/8 со счетчика. На вход DI8 подается уровень логического нуля. Назначение выводов и таблица истинности микросхемы К155ИД10 приведены в таблицах 5 и 6.

Рисунок 4 - Микросхема К155ИД10

Таблица 5 - Назначение выводов микросхемы К155ИД10

Таблица 6 - Таблица истинности микросхемы К155ИД10

Речевое и адресное запоминающие устройства

Речевое и адресное запоминающие устройства выбираются по критериям емкости и быстродействия.

Емкость речевого запоминающего устройства определяется числом входящих ИКМ трактов и разрядностью передаваемых сигналов, следовательно, емкость запоминающих устройств в коммутаторе 6х6 должна быть 192 слова по 8 бит.

Необходимая емкость адресного запоминающего устройства, учитывая произведённый ранее пересчёт нумерации каналов, также должна быть 192 слова по 8 бит.

Быстродействие речевого запоминающего устройства определяется временем выборки адреса:

t_выб. = Т_ц/2n,

где Т_ц =125 мкс - период цикла ИКМ-30;

n = 192 - число каналов.

мкс.

РЗУ и АЗУ построены на основе микросхемы КМ185РУ7. Так как разрядность слова данного ЗУ равна 4 бит, то для построения речевого и адресного запоминающих устройств необходимо использовать по 2 микросхемы КМ185РУ7. Основные параметры, назначение выводов и таблица истинности микросхемы КМ185РУ7 приведены в таблицах 7, 8, и 9.

Таблица 7 - Параметры микросхемы КМ185РУ7

Рисунок 5 - Микросхема КМ185РУ7

Таблица 8 - Назначение выводов микросхемы КМ185РУ7

Таблица 9 - Таблица истинности микросхемы КМ185РУ7

Примечание: М - любая комбинация уровней, отличная от CS1 = 1 и CS2 = 0.

X - безразличный уровень сигнала.

A - значение текущего адреса.

На информационные входы АЗУ подаётся номер входящего канала от устройства управления. На адресные входы с мультиплексора адреса АЗУ подаются сигналы со счётчика (в режиме считывания) или номер исходящего канала (в режиме записи).

Сигналом записи WR является отрицание тактовой частоты fт. Когда fт = 0, происходит запись номера входящего по номеру исходящего в адресное ЗУ, когда fт=1, происходит считывание информации по сигналам со счетчика, поступающим на адресные входы.

На вход CS1 подается уровень логической единицы, CS2 - логического нуля.

На адресные входы РЗУ подаются сигналы с мультиплексора адреса РЗУ в моменты считывания и сигналы со счетчика в моменты записи. Запись происходит при наличии низкого уровня напряжения на входе WR, а считывание при наличии высокого уровня напряжения на этом же входе.

Информация с выхода РЗУ поступает на параллельно - последовательный преобразователь.

Мультиплексоры адреса АЗУ и РЗУ

Мультиплексоры адреса АЗУ и РЗУ построены на основе микросхемы К155КП11. Так как каждый канал мультиплексора содержит только 4 информационных входа, то при построении мультиплексоров АЗУ и РЗУ необходимо использовать по 2 мультиплексора К155КП11. Назначение выводов и таблица истинности микросхемы К155КП11 приведены в таблицах 10 и 11.

Рисунок 6 - Микросхема К155КП11

Таблица 10 - Назначение выводов микросхемы К155КП11

Таблица 11 - Таблица истинности микросхемы К155КП11

На нулевые информационные входы мультиплексора адреса АЗУ подаются сигналы со счетчика, а на единичные - номер исходящего канала. На адресный вход А подаются сигналы частотой отрицание f_T. На стробирующий вход S подается сигнал логического 0.

В режиме записи в АЗУ мультиплексор пропускает номера исходящих каналов, в режиме считывания из АЗУ - со счетчика.

На нулевые информационные входы мультиплексора адреса РЗУ подаются сигналы со счетчика.

В режиме записи в РЗУ мультиплексор пропускает сигналы со счетчика, в режиме считывания из РЗУ - с выхода данных АЗУ.

Счетчик

Счетчик представляет собой два каскадно соединенных четырехразрядных двоичных синхронных счетчика К155ИЕ10.

Рисунок 7 - Каскадное соединение счетчиков

Счетчик запускается положительным перепадом тактового импульса, подаваемым на вход синхронизации С при наличии на входах разрешения счета V1 и V2 напряжения высокого уровня, на выходах Q_n появляются сигналы с частотами f_T/2n (n=1, 2, 3…8) соответственно. Сброс счетчика в нулевое состояние, осуществляется подачей напряжения низкого уровня на вход сброса R. На вход разрешения переноса P1 первого счетчика подается уровень логической единицы, а на входы предварительной установки D1 - D4 - логического нуля. Выход переноса P2 первого счетчика необходимо соединить с входом разрешения переноса P1 второго счетчика.

С помощью такого счетчика можно получить восьмиразрядное двоичное число.

Назначение выводов и таблица истинности микросхемы К155ИЕ10 приведены в таблицах 12 и 13.

Таблица 12 - Назначение выводов микросхемы К155ИЕ10

Таблица 13 - Таблица истинности микросхемы К155ИЕ10

Параллельно - последовательный преобразователь

Параллельно - последовательный преобразователь предназначен для преобразования информации на выходе РЗУ, представленной в параллельной форме, в последовательную форму для передачи в исходящие ИКМ тракты.

Элементная база и принцип действия параллельно - последовательного преобразователя аналогичны последовательно-параллельному преобразователю.

Первая ступень параллельно последовательного преобразователя состоит из четырех сдвиговых регистров К155ИР9, на информационные входы которых подается информация с выходов РЗУ по сигналам разрешения параллельной загрузки, подаваемым с дешифратора К155ИД10. Режимы работы и назначение выводов микросхем К155ИР9 и К155ИД10 описаны в пункте 2.1.

Так как информация на параллельно - последовательный преобразователь поступает с задержкой в 1 такт относительно последовательно - параллельного преобразователя, то необходимо задержать сигналы разрешения параллельной загрузки РЕ. В качестве сигналов, задержанных на 1 такт, можно использовать сигналы, получаемые на выходах DO1 - DO4 дешифратора последовательно-параллельного преобразователя.

Вторая ступень параллельно-последовательного преобразователя состоит из трех регистров К155ИР13, на соответствующие входы последовательного сдвига которых поступает информация с выходов Q7 регистров К155ИР9. На разных регистрах должен быть получен сдвиг на разное количество тактов, поэтому данные снимаются с разных выходов регистров К155ИР13: с выхода Q5 - со сдвигом на 6 тактов, с выхода Q4 - со сдвигом на 5 тактов, с выхода Q3 - со сдвигом на 4 такта, с выхода Q2 - со сдвигом на 3 такта, с выхода Q1 - со сдвигом на 2 такта, с выхода Q0 - со сдвигом на 1 такт. Таким образом, с выхода Q6 первого регистра второй ступени снимаются данные 0-го исходящего ИКМ-тракта, с выхода Q5 второго регистра второй ступени снимаются данные 1-го исходящего ИКМ-тракта, с выхода Q4 третьего регистра второй ступени снимаются данные 2-го исходящего ИКМ-тракта и так далее.

Инвертор

В схеме применяется инвертор для получения частоты , для подачи на вход А мультиплексоров РЗУ, а также на вход четырёх используемых в схеме ОЗУ. Инвертор построен на основе микросхемы К155ЛН3. Электрические параметры инвертора К155ЛН3 сведены в таблицу 8.

Таблица 14. Электрические параметры инвертора К155ЛН3.

Временные задержки распространения сигнала по всем элементам схемы отвечают быстродействию всей схемы в целом.

3. Расчет блокировок коммутационного поля в режиме индивидуального искания

Режим индивидуального искания (ИИ) характеризуется соединением конкретного канала с конкретным трактом. Необходимо рассчитать блокировки данного коммутационного поля в режиме ИИ. Для расчета блокировок КП используется метод вероятностных графов или метод Ли. Вероятностный граф отображает структуру КП в графе своих состояний. Вероятностный граф 3-х звенного коммутационного поля (режим ИИ), построенного на основе коммутатора 66 выглядит следующим образом.

Рисунок 8 - Вероятностный граф коммутационного поля

В методе Ли за вероятность занятия ребра принимается интенсивность обслужанной нагрузки. В данном варианте Y=0,6 Эрл., т.е. вероятность занятия ребра p=0,9.

В каждом ребре (тракте) 30 каналов.

Рассчитаем вероятность блокировки нашего коммутационного поля.

Заключение

В процессе выполнения курсового проекта был разработан пространственно - временной коммутатор 66 потока Е1, построено коммутационное поле, электрическая принципиальная схема коммутатора с перечнем элементов, временные диаграммы. Он построен с использованием микросхем серий 155, 185. Они обеспечивают необходимое быстродействие устройства в целом. Временные диаграммы подтверждают работоспособность всего устройства. С помощью метода вероятностных графов рассчитаны блокировки коммутационного поля, построенного на основе разработанного коммутатора.

Список литературы

Вениаминов В.Н., Лебедев О.Н., Мирошниченко А.И. Микросхемы и их применение: Справ. пособие. - М., Радио и связь, 1989.

Цифровые устройства: Пухальский Г.И., Новосельцева Т.Я.; Учебное пособие для втузов. - СПб.: Политехника, 1996. - 885 с.:ил.

Проектирование дискретных устройств на интегральных микросхемах: Пухальский Г.И., Новосельцева Т.Я.; Справочник. - М.: Радио и связь, 1990.-304 с.:ил.

Популярные цифровые микросхемы: В.Л. Шило.; Справочник.-М.: Радио и связь, 1989.-344 с.:ил.

Размещено на Allbest.ru