Розробка та дослідження структурних методів та засобів побудови тестопридатних цифрових пристроїв

Размещено на http://allbest.ru

НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ “КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ”

Автореферат

дисертації на здобуття наукового ступеня кандидата технічних наук

Спеціальність 05.13.05 - елементи та пристрої обчислювальної техніки та систем керування

РОЗРОБКА ТА ДОСЛІДЖЕННЯ СТРУКТУРНИХ МЕТОДІВ ТА ЗАСОБІВ ПОБУДОВИ ТЕСТОПРИДАТНИХ ЦИФРОВИХ ПРИСТРОЇВ

Виконала Ріда Мох'д Ахмад Аль Шбуль

Київ - 2005

АНОТАЦІЯ

Ріда Мох'д Ахмад Аль Шбуль. Розробка та дослідження структурних методів та засобів побудови тестопридатних цифрових пристроїв. - Рукопис.

Дисертація на здобуття ученого ступеня кандидата технічних наук за спеціальністю 05.13.05 - Елементи і пристрої обчислювальної техніки та систем управління. - Національний технічний університет України “Київський політехнічний інститут”. - Київ, 2005.

Дисертаційна робота присвячена питанням розробки та дослідження методів і засобів побудови цифрових схем, що мають поліпшені показники тестованості, з орієнтацією на організацію діагностичних процедур із застосуванням псевдовипадкових іспитових послідовностей, а також з використанням структурних засобів сигнатурного аналізу. Запропоновано структурні методи побудови тестопридатних цифрових схем, засновані на застосуванні функціональних елементів із змінюваними логічними функціями в системному режимі і в режимі тестування. Розроблено алгоритми синтезу тестопридатних комбінаційних структур, що реалізують булеві функції, задані різними формами опису. Загальний підхід до побудови тестопридатних схем розповсюджено на ряд типових комбінаційних вузлів спеціального призначення, досліджені особливості застосування методу синтезу тестопридатних схем до послідовносних цифрових пристроїв. Проведений аналіз впливу особливостей тестопридатних цифрових пристроїв на структуру спеціалізованих контрольно-діагностичних засобів, а також на характеристики та склад сервісного програмного забезпечення.

тестопридатність цифровий програмний

1. ЗАГАЛЬНА ХАРАКТЕРИСТИКА РОБОТИ

Актуальність теми

В галузі технічної діагностики найбільш поширеним підходом до організації процедур іспитів цифрових пристроїв є розробка детермінованих методів тестування, причому, як правило, ці методи не враховують можливості модифікації об'єктів контролю з метою спрощення етапу діагностування. У зв'язку з цим використання детермінованих методів контролю зустрічається з усе більшими труднощами, що традиційно вирішуються залученням найсучасніших потужних обчислювальних засобів підтримки процедур синтезу і верифікації тестів. Крім детермінованих методів тестування усе більше поширення дістають менш традиційні і більш ефективні підходи до організації контролю складних цифрових пристроїв. Зокрема, розробка комплексу імовірнісних методів іспитів спрямована на зниження витрат на діагностування дискретних об'єктів. У їхній класичній формі методи статистичного контролю відрізняються складністю структурних і алгоритмічних засобів генерації випадкових тестових впливів, а також багато в чому не вирішеними проблемами, пов'язаними з аналізом і оцінкою результатів тестування. Методи псевдовипадкового контролю характеризуються простотою апаратно-програмних засобів генерації тестових сигналів і звичайно використовуються в сполученні із засобами сигнатурного аналізу, що призводить до істотного скорочення витрат на проведення процедур контролю в порівнянні, наприклад, з системами статистичного контролю. Підвищення продуктивності діагностичних процедур досягається також за рахунок введення у вихідну схему певного виду структурної надлишковості, спрямованої на поліпшення показників тестованості об'єктів контролю.

Питання технічної діагностики, що відносяться до області розробки структурних методів і засобів побудови цифрових пристроїв і систем з урахуванням особливостей процедур їхніх іспитів, заснованих на застосуванні псевдовипадкових тестових послідовностей разом із сигнатурним аналізом, обумовлюють тематику даної роботи. Необхідність істотного підвищення продуктивності діагностичних процедур за рахунок побудови тестопридатних цифрових структур, що враховують як псевдовипадковий характер іспитів, так і схемотехнічні і функціональні особливості об'єктів контролю, визначає значимість і актуальність тематики дисертаційної роботи.

Мета і задачі дослідження. Метою дисертаційної роботи є розробка методів і засобів побудови цифрових схем, що мають поліпшені показники тестованості, з орієнтацією на організацію діагностичних процедур із застосуванням псевдовипадкових іспитових послідовностей, а також з використанням структурних засобів сигнатурного аналізу.

Для досягнення поставленої мети в роботі вирішені наступні задачі:

розроблений загальний підхід до побудови тестопридатних цифрових схем, заснований на застосуванні функціональних елементів з різними логічними функціями, які реалізуються елементами в системному (робочому) режимі і в режимі тестування, запропоновані схемотехнічні вирішення таких елементів;

розроблені методи і алгоритми синтезу тестопридатних комбінаційних структур, що реалізують булеві функції, задані досконалими нормальними формами, розкладанням Шеннона, описані у вигляді поліноміальних форм Жегалкина чи представлені у формі мінімізованих булевих рівнянь;

загальний підхід до побудови тестопридатних схем розповсюджено на ряд типових комбінаційних вузлів спеціального призначення (арифметичні суматори, дешифратори, схеми мультиплексування, арифметико-логічні пристрої) з метою підвищення ступеня їх псевдовипадкової тестованості;

запропонований спосіб організації процедури іспитів таких пристроїв, що дозволяє знайти з необхідною вірогідністю несправності заданого класу, як для інформаційних, так і для керуючих полюсів усіх логічних елементів тестопридатної комбінаційної структури;

розроблена методика і отримані аналітичні вираження для кількісної оцінки основних часових характеристик процедур псевдовипадкових іспитів тестопридатних комбінаційних пристроїв;

досліджені особливості застосування розробленого методу синтезу тестопридатних схем до послідовносних цифрових пристроїв, розроблений ряд схемотехнічних вирішень тестопридатних елементів пам'яті;

розглянуті питання впливу особливостей розроблених тестопридатних цифрових пристроїв як на архітектуру спеціалізованих контрольно-діагностичних комплексів, так і на функціональний склад прикладного програмного забезпечення.

Об'єкт дослідження - структури цифрових комбінаційних і послідовносних пристроїв, а також засоби організації їх псевдовипадкового тестування.

Предмет дослідження методи і засоби побудови цифрових схем, що мають покращенні показники тестопридатності, з орієнтацією цих методів на виконання процедур псевдовипадкового тестування у сполученні з сигнатурним аналізом.

Методи дослідження базуються на основних положеннях теорії імовірностей, булевій алгебрі, теорії послідовносних цифрових лінійних структур і керуючих пристроїв, теорії алгоритмів, теорії множин, деяких теоретичних аспектах технічної діагностики.

Наукова новизна одержаних результатів полягає в створенні і дослідженні методів проектування тестопридатних комбінаційних цифрових пристроїв і керуючих схем із пам'яттю з урахуванням псевдовипадкового характеру іспитових впливів.

Вперше розроблено загальний метод синтезу цифрових пристроїв на основі елементів спеціального виду, які мають можливість зміни логічної функції в процесі псевдовипадкових іспитів.

Розроблено основні типи логічних елементів зі змінюваною функцією, що мають функціональну повноту і дозволяють будувати довільні логічні структури.

Створено і досліджено методи синтезу тестопридатних комбінаційних схем реалізації булевих функцій, заданих найбільш поширеними формами опису, такими, як досконалі нормальні форми, розкладання Шеннона, поліноми Жегалкина.

Отримано співвідношення, що показують наявність значного виграшу в часі псевдовипадкового тестування для побудованих тестопридатних схем відносно відомих методів імовірнісних іспитів.

Вперше розроблені методи поширення запропонованих нових алгоритмів синтезу тестопридатних схем загального характеру на низку типових пристроїв цифрової техніки, таких, як дешифратори, мультиплексори, суматори з різними схемами формування сигналів переносу, арифметико-логічні пристрої.

Вперше розроблені варіанти тестопридатних елементів пам'яті, а також метод побудови послідовносних керуючих схем.

Проведено порівняльний аналіз часових характеристик діагностичних процедур для запропонованих і відомих варіантів тестопридатних цифрових схем, показано, що нові методи призводять до істотного зростання продуктивності процедур псевдовипадкового контролю.

Розроблено комплекс рекомендацій щодо організації спеціалізованої контрольно-діагностичної апаратури, які враховують характеристики псевдовипадкового тестування і сигнатурного аналізу, а також схемотехнічні і функціональні особливості тестопридатних об'єктів контролю.

Практичне значення одержаних результатів. Розроблені методи і засоби синтезу тестопридатних цифрових структур можуть бути безпосередньо використані для проектування пристроїв з поліпшеними показниками тестопридатності. При цьому можливо одержання істотного економічного ефекту, обумовленого скороченням витрат на проведення процедур іспитів таких пристроїв на всіх етапах їхнього життєвого циклу. Запропоновані в дисертаційній роботі способи архітектурної організації діагностичних комплексів дозволяють врахувати у високому ступені особливості як псевдовипадкового тестування, так і поліпшені показники тестопридатності об'єктів контролю і забезпечити набором необхідних сервісних можливостей фахівців в області технічної діагностики цифрових схем.

Ряд наукових результатів роботи знайшов застосування в навчальному процесі НТУУ “КПІ” на кафедрі спеціалізованих комп'ютерних систем і використовується при виконанні курсових і дипломних проектів студентами спеціальності “Спеціалізовані комп'ютерні системи”.

Особистий внесок здобувача полягає в теоретичному обґрунтуванні і аналізі одержаних в ході досліджень результатів. У друкованих роботах, які створені у співавторстві, автору дисертації належать: [1] - розробка логічної структури схеми поєднання розрядів керованого генератора псевдовипадкових послідовностей, а також методика оцінки розрядності зсувної регістрової групи; [2] - формулювання вимог до параметрів генеруючої структури і розробка алгоритму процедури програмування імовірності вихідних двійкових сигналів; [3] - аналітичне обґрунтування ефективності процедур псевдовипадкового тестування комбінаційних схем, побудованих на базі багатофункціональних логічних елементів; [4] - розробка та аналіз методики подання іспитових псевдовипадкових послідовностей на системні входи тестопридатних комбінаційних схем; [5] - складання алгоритму керування режимами роботи логічних елементів різних рівнів тестопридатної комбінаційної схеми та одержання співвідношень для оцінки часу псевдовипадкового тестування такої схеми; [6] - розробка структурної реалізації та аналіз ефективності тестопридатних двійкових комбінаційних арифметичних суматорів із схемами паралельного та групового переносу.

2. ОСНОВНИЙ ЗМІСТ РОБОТИ

У вступі до дисертаційної роботи визначена актуальність проблеми створення і дослідження нових ефективних методів проектування цифрових схем, що мають підвищені показники тестованості псевдовипадковими сигналами.

Сформульована мета роботи, основні задачі досліджень, наведені головні нові наукові результати, одержані в ході досліджень та їх практичне значення, пов'язане із зростанням продуктивності діагностичних процедур, яке досягається за рахунок введення у вихідну схему певного виду структурного надлишку, спрямованого на поліпшення показників тестованості об'єктів контролю, тобто при застосуванні тестопридатних цифрових схем з урахуванням особливостей псевдовипадкових методів контролю та сигнатурного аналізу.

У першому розділі роботи розглянуто ряд відомих підходів до побудови легкотестованих пристроїв.

На підставі аналізу методів можна зробити висновок про те, що деякі підходи (наприклад, варіант методу LSSD, що одержав назву LOCST) відрізняються низькою продуктивністю при іспитах пристроїв зі складною комбінаційною частиною. Відомий метод організації імовірнісних перетворень у тестопридатних цифрових пристроях супроводжується значною апаратурною надмірністю при необхідності скорочення довжини псевдовипадкового тесту. Крім того, потрібні тривалі процедури моделювання цифрових схем для одержання еталонних значень сигнатур і при розміщенні контрольних точок, тобто, місць включення перетворювачів імовірності.

В другому розділі дисертаційної роботи для рішення задач підвищення тестопридатних властивостей цифрових схем запропонований підхід, заснований на застосуванні логічних елементів спеціального вигляду. Основою таких елементів служить елемент нерівнозначності (або рівнозначності), доповнений керуючим входом "с". На базі виразів:

одержані співвідношення:

а) б)

в) г)

на основі яких складено відповідне функціональне представлення елементів, що можуть працювати в двох режимах: тестовому і системному, причому на основі таких керованих компонентів реалізується елементна база, що має функціональну повноту. На рисунку 1 наведений приклад реалізації співвідношень в). Поліпшення тестопридатних властивостей схем на таких керованих елементах засновано на імовірнісних характеристиках елементу XOR (або інверсії XOR) при подачі хоча б на один його вхід тестової послідовності двійкових рівноімовірних сигналів. У роботі проведений аналіз можливих відмов базового елементу. Показано, що за умови подачі повної множини наборів на входи елемента усі відмови внутрішніх полюсів еквівалентні відмовам по входах і виходу, тобто можна розглядати базовий функціональний елемент (БФЕ) у вигляді чотириполюсника, як це показано на рисунку 2, без аналізу його внутрішньої структури. У цьому розділі розглядається тестованість схем, що не містять точок розгалуження. Доведено, що при роботі всіх БФЕ такої схеми в тестовому режимі будуть виявлені несправності інформаційних входів і виходу будь-якого елемента в єдиній контрольній точці - на виході пірамідальної схеми.

З аналізу можливих несправностей (відмов полюсів схеми БФЕ) випливає, що єдиним видом відмови БФЕ, яка не виявляється в тестовому режимі, є відмова по входу "с", що веде до неможливості переключення такого несправного БФЕ в системний режим. Для виявлення відмов даного класу запропоновано послідовно переключати яруси (рівні) пірамідальної схеми в системний режим. Тоді час Tn вичерпної перевірки n-входової пірамідальної структури рівноімовірними послідовностями буде визначатися співвідношенням:

, (1)

причому час T2e вичерпної перевірки такими ж послідовностями визначається, як:

за умов дотримання наперед заданого значення імовірності Pe подачі повної множини тестових наборів, 0 Pe 1.

Можлива схемотехнічна реалізація зазначеного режиму (а)) і часова діаграма послідовності іспитів (б) представлені на рисунку 3.

В цьому ж розділі роботи розглянута процедура перетворення до тестопридатного виду комбінаційних схем, описаних досконалими нормальними формами. На рисунку 4 представлена результуюча структура, особливістю якої є, по-перше, реалізація на основі БФЕ тільки схем формування конституент і, по-друге, наявність схеми подачі вхідних перемінних, котра забезпечує статистичну незалежність прямих і інверсних значень аргументів. При цьому інтервал псевдовипадкового тестування такої модифікованої структури визначається співвідношенням (1), а тривалість перевірки одного ярусу схеми, як функція заданого значення імовірності вичерпного тестування Ре, ілюструється числовими даними таблиці 1.

Таблиця 1

У цьому розділі розглянута також тестопридатна реалізація комбінаційних схем, синтез яких виконаний на основі розкладань Шеннона. Вихідна форма розкладання при цьому має вигляд:

,

причому:

Де набір значень вхідних змінних .

Перетворення такого опису для тестопридатної реалізації має форму умов:

а також:

В роботі представлений алгоритм організації іспитів і дані по порівняльній ефективності запропонованого методу і відомого методу вичерпного тестування. Дані показують істотний ріст виграшу в довжині псевдовипадкового тесту, причому цей виграш зростає нелінійно при збільшенні числа вхідних перемінних і може становити кілька порядків. У цьому ж розділі досліджені особливості поширення запропонованих методів тестопридатної реалізації на комбінаційні пристрої довільної топології. Такі схеми можуть мати особливості, які призводять до ускладнення тестопридатной структури. До цих особливостей відноситься наявність точок розгалуження, що в ряді випадків призводить до погіршення тестованості схеми. У дисертаційній роботі розглянуті заходи для подолання можливого погіршення тестованості. Зокрема, розроблено алгоритм, що відображає послідовність процедур синтезу схем, для яких виконуються умови вичерпного тестування. В розділі також запропонована послідовність синтезу тестопридатних схем, представлених у формі Жегалкіна. Наведені приклади схем, які ілюструють можливий виграш у довжині псевдовипадкового тесту при реалізації кон'юнкцій на основі БФЕ. Показано, що для деяких варіантів реалізації легкотестованих структур довжина тесту скорочується в кілька разів.

Третій розділ дисертаційної роботи присвячений питанням тестопридатної реалізації типових вузлів і пристроїв цифрової обчислювальної техніки. Співвідношення (1) дозволяє знайти довжину псевдовипадкового тесту для тестопридатного дешифратора, що має n входів. Сформульована умова, виконання якої дозволяє тестувати декілька послідовно з'єднаних пристроїв із спільною схемою сигнатурного аналізу. Далі розглянуто послідовність перетворення вузлів мультиплексування до тестопридатного вигляду. Співвідношення

TMUX T2e(1+log2m)

дозволяє оцінити довжину TMUX вичерпного тесту, що визначається двійковим логарифмом розрядності m адресного набору мультиплексора. У роботі розглянуті також методи підвищення теситопридатних властивостей арифметико-логічних пристроїв. Досліджені схемотехнічні особливості складової частини АЛП - арифметичних суматорів.

Співвідношення, яке відповідає реалізації послідовнгої схеми переносів з використанням БФЕ, для тестового режиму має вигляд:

сi = (ai-1bi-1)ci-1(ai-1bi-1) = ci-1, i = 1, 2, …, n.

Тоді стан будь-якого виходу тестопридатного суматора у системному режимі для всіх БФЕ можна описати, як

Si = (aibi)(ai-1bi-1(ai-1bi-1)ci-1).

Відповідно, для режиму тестування всіх БФЕ

Si = (aibi)((ai-1bi-1)(ai-1bi-1)ci-1)=aibici-1.

Інтервал псевдовипадкового тестування для модіфікованої схеми суматора:

T_s = 2T_2e.

Абсолютне значення часу вичерпного тестування n-розрядного суматора з послідовним переносом визначається, як

T= T2n_БФЕ = 4nT 2e_БФЕ,

де _БФЕ - затримка, яку вносить до схеми один елемент БФЕ.

Також запропонована методика тестопридатної реалізації суматорів з паралельною схемою переносів. Одержані аналітичні співвідношення показують, що як довжина псевдовипадкового тесту, так і абсолютний час тестування такої контролепридатної структури визначаються двійковим логарифмом числа розрядів суматора. У дисертаційній роботі проведено також аналіз структур суматорів із груповим переносом. Такі схеми займають проміжне положення як у відношенні довжини псевдовипадкової іспитової послідовності, так і по величині тривалості одного такту іспитів. Проведений аналіз структур АЛП показав, що час тестування тестопридатного варіанта цих пристроїв визначається структурою арифметичної частини схеми і практично не залежить від числа логічних операцій, яки виконуються АЛП.

На рисунку 4 представлені варіанти тестопридатної реалізації цифрових послідовносних пристроїв. Перший варіант (рис. 1а) реалізується шляхом перетворення тільки блоку пам'яті автомата. За рахунок введення відносно невеликого структурного надлишку досягається рівноймовірність перебування автомата в будь-якому його стані. При цьому відповідно до співвідношення

час псевдовипадкового тестування такого варіанта буде визначатися розрядністю n блоку пам'яті і числом m вхідних умов автомата (Pet - задана імовірність вичерпного тестування схеми). В цьому випадку довжина тесту виявляється незалежною від особливостей топології графа переходів керуючого автомата. Подальше скорочення інтервалу псевдовипадкового тестування можна досягти при другому (рис.1б) варіанті структури. За рахунок тестопридатної реалізації комбінаційної частини послідовносного пристрою відповідно до одного з розглянутих методів синтезу комбінаційних схем можна одержати довжину тесту, що залежить від двійкового логарифма числа елементів пам'яті керуючого автомата. Аналіз різних схемотехнічних реалізацій елементів пам'яті показав, що найбільші труднощі викликає використання тригерів RS-типу при проведенні псевдовипадкових іспитів послідовносних пристроїв. У роботі запропоновані модифіковані структури таких тригерів, що не приводять до можливого одержання нестабільних сигнатур справних пристроїв.

Розроблений варіант нетактованого RS-тригера характеризується деяким відхиленням вихідної імовірності від величини 0,5 і це необхідно враховувати при визначенні інтервалу вичерпного тестування комбінаційних схем, що залежать від станів таких елементів пам'яті. Модифікований синхронний двотактний RS-тригер є вільним від цієї вади за рахунок переключення його в рахунковий режим з появою на входах забороненої комбінації двійкових сигналів.

Заключний четвертий розділ дисертаційної роботи присвячений загальносистемним питанням організації псевдовипадкових іспитів тестопридатних об'єктів діагностування. Запропонована та досліджена узагальнена структура іспитового устаткування, яка враховує особливості тестопридатних об'єктів контролю. Особливістю цієї спеціалізованої апаратури є перенесення основного функціонального навантаження в ході тестування на паралельний формувач псевдовипадкових тестових сигналів. Зменшення складності апаратури тестера при цьому досягається за рахунок того, що інші іспитови впливи формуються у послідовному режимі. В цьому ж розділі представлена оригінальна структура основної складової частини спеціалізованого діагностичного обладнання - формувача псевдовипадкових наборів, що має можливість управління імовірністю одиничних станів вихідних каналів генератора. Отримано співвідношення, що дає можливість вибрати оптимальні параметри структури такого генератора. В роботі сформульовано також основні вимоги до функціонального складу спеціалізованого програмного забезпечення діагностичних комплексів, наведено набір найбільш істотних програмних модулів, наявність яких дозволяє ефективно керувати ходом псевдовипадкових іспитів тестопридатних цифрових об'єктів.

ВИСНОВКИ

В дисертаційній роботі приведені результати наукових досліджень, спрямованих на вирішення складної науково-технічної проблеми підвищення ефективності процедур псевдовипадкового тестування цифрових приладів, вузлів, блоків та систем. До основних результатів роботи можна віднести наступне.

1. За результатами проведеного порівняльного аналізу виявлено, що використання відомих методів псевдовипадкового тестування складних цифрових об'єктів, у тому числі і тестопридатних, супроводжується значною довжиною тестових послідовностей, а також вимагає детального аналізу топології вихідної структури.

2. Розроблено спеціальні логічні елементи, що мають можливість змінювати свої функції в робочому (системному) режимі і в ході псевдовипадкового тестування. Запропоновано методику побудови цифрових схем з використанням таких елементів, що супроводжується значним (за наведеними прикладами - на декілька порядків) скороченням довжини псевдовипадкового тесту.

3. Розроблено метод синтезу тестопридатних цифрових схем, які реалізують булеві функції, представлені довершеними нормальними формами, розкладанням Шеннона, описом на основі поліноміальних форм Жегалкіна та мінімізованими формами булевих рівнянь. Отримані співвідношення для оцінки довжини псевдовипадкового тесту комбінаційних пристроїв, побудованих із застосуванням запропонованого методу.

4. Запропоновано алгоритми синтезу тестопридатних типових вузлів, таких, як дешифратори, схеми мультиплексування, операційні пристрої, що виконують арифметичні і логічні операції, а також цифрових послідовносних схем, отримано оцінки часу їх псевдовипадкового тестування.

5. Розроблено структуру спеціалізованого апаратного генератора іспитових псевдовипадкових послідовностей на основі набору керованих зсувних регістрів, що може бути використаний, як основний структурний модуль діагностичного комплексу для перевірки тестопридатних цифрових об'єктів.

6. Сформульовано вимоги до структури і робочих алгоритмів спеціалізованого діагностичного комплексу для проведення псевдовипадкових іспитів тестопридатних цифрових об'єктів, синтез яких було проведено з використанням запропонованих методів.

СПИСОК ОПУБЛІКОВАНИХ ПРАЦЬ ЗА ТЕМОЮ ДИСЕРТАЦІЇ

1. Гроль В.В., Рида Ал Шбул, Рабах Ал Шбул. О формировании псевдослучайных последовательностей двоичных наборов. Вестник КПИ, серия “Информатика, управление и вычислительная техника”, вып. 38, 2002, с.3-9.

Авторові дисертації належить розробка логічної структури схеми поєднання розрядів керованого генератора псевдовипадкових послідовностей, а також методика оцінки розрядності зсувної регістрової групи.

2. Романкевич А.М., Гроль В.В., Лукашевич М.Г., Рида Мох'д Ахмад Ал Шбул. О формировании испытательных последовательностей для тестирования моделей ОМС. Информационно-управляющие системы на ж/д транспорте. №4,5(37), 2002, с. 24.

Дисертантом сформульовані вимоги до параметрів генеруючої структури і розроблено алгоритм процедури програмування імовірності вихідних двійкових сигналів.

3. Гроль В.В., Романкевич А.М., Рида Ал Шбул. О тестопригодной реализации булевых функций с ориентацией на псевдослучайное тестирование. Вісник Технологічного університету Поділля, т.2, Хмельницький, 2003, с.32-35.

Автор провів аналітичне обґрунтування ефективності процедур псевдовипадкового тестування комбінаційних схем, побудованих на базі багатофункціональних логічних елементів.

4. Гроль В.В., Лукашевич М.Г., Рида Ал Шбул, Мирошникова О.А. Синтез тестопригодных комбинационных схем с учетом особенностей псевдослучайных диагностических процедур. 16-я Междунар. конф. "Перспективные системы управления на ж/д, промышленном и городском транспорте". 15 сент. 2003 г., Алушта, с.7.

Автор виконав розробку та аналіз методики подання іспитових псевдовипадкових послідовностей на системні входи тестопридатних комбінаційних схем.

5. Romankevich A., Grol V., Rida Al Shboul. On designing of testable digital combinational circuits. Radioelectronics & Informatics. № 3(24), 2003, pp.95-99.

Дисертантом складено алгоритм керування режимами роботи логічних елементів різних рівнів тестопридатної комбінаційної схеми та одержано співвідношення для оцінки часу псевдовипадкового тестування такої структури.

6. Гроль В.В., Потапова Е.Р., Рида Мох'д Ахмад Ал Шбул. Структурный синтез тестопригодных схем двоичных арифметических сумматоров. Вісник Технологічного університету Поділля, ч.1, т.2, Хмельницький, 2004, с.120

Размещено на Allbest.ru