Размещено на http://www.allbest.ru/

Введение

В основу курсового проекта положено проектирование систем на базе одной серии БИС-БИС КР580. Этот выбор обусловлен следующими причинами: процессор контроллер дешифратор

1. Микропроцессорный комплект БИС КР580 является комплектом общего назначения и используется в управляющей, информационной, измерительной, связной, медицинской, бытовой и другой аппаратуре самого различного применения.

2. Комплект БИС серии КР580 представляет собой один из первых отечественных микропроцессорных комплектов. К настоящему времени уже накоплен достаточный опыт построения аппаратуры на его основе. Объем производства МП и микроЭВМ постоянно возрастает, улучшаются их технические характеристики, и снижается стоимость. Благодаря реализованной в них возможности программного управления они обладают свойствами универсальных устройств цифрового управления. Это способствует массовому применению МП и микроЭВМ в народном хозяйстве для цифровой обработки данных и управления различными объектами и процессами.

1. Проектирование блока центрального процессора

Структурная схема блока ЦП представлена на рис. 1. В его состав кроме ЦП и системного генератора СГ входят:

однонаправленный буфер шины адреса БША;

системный контроллер СК, объединяющий двунаправленный буфер шины данных, регистр словосостояния и логическую схему формирования шины управления.

Включение БША должно быть таким, чтобы все 16 разрядов ША передавались с его входа на выход.

Так как ШД двунаправленная, то направлением передачи информации через СК необходимо управлять. Это осуществляет сигнал "Прием" (ПМ). При уровне лог. 1 сигналы с ШД через СК должны передаваться в ЦП, а при лог. 0 - из ЦП в ШД.

В начале каждого машинного цикла микропроцессора на ШД выдается восьмиразрядное словосостояние ЦП, отдельные разряды которого используются для формирования сигналов ШУ.

Рис. 1. Структурная схема блока ЦП с применением системного контроллера

Словосостояние ЦП определяет действия, выполняемые микропроцессором в данном машинном цикле (чтение/запись ЗУ, чтение/запись внешних устройств (ВУ) и т.д.). Словосостояние фиксируется в СК по сигналу "Строб состояния" (СС) от системного генератора и хранится в нем до окончания машинного цикла.

СК также служит для формирования следующих управляющих сигналов ШУ:

- чтение контроллера прерывания;

- запись в память;

- запись во внешнее устройство;

- чтение с внешнего устройства;

- чтение из памяти.

Сигналы ПМ и , ("Выдача") в логической схеме используются для стробирования управляющих сигналов.

Схема подключения СГ к ЦП стандартная. Кварцевый резонатор BQ 1 обеспечивает возбуждение генератора. Интегрирующая цепочка RC служит для первоначального сброса СГ и ЦП при включении питания, а кнопка SB1 - для принудительного сброса. На входе "Готовность" ГТ присутствует уровень лог.1, т.к. предполагается, что быстродействие ЗУ и ВУ соизмеримо с быстродействием ЦП.

2. Проектирование блока запоминающих устройств

Проектируемый блок ЗУ имеет следующие параметры:

объем ОЗУ - 8 Кб;

организация микросхем ОЗУ - 2 Кб х8;

объем ПЗУ - 4 Кб;

организация микросхем ПЗУ - 1 Кбх8.

Блок ЗУ организуется по страничному принципу. Каждая страница образована заданными микросхемами в количестве, позволяющем хранить восьмиразрядные слова. Для хранения в ОЗУ 2 Кбайт необходима одна микросхема с организацией 2 Кб х 8. Для организации ОЗУ в 8 Кбайт необходимо 4 микросхемы.

Соответственно, для хранения в ПЗУ 1 Кб необходима одна микросхема с организацией 1 Кб х 8. Для организации ПЗУ в 4 Кб необходимы четыре страницы.

Разряды ША А0 - А9 поступают одновременно на все микросхемы ОЗУ, т.к. для адресации (выбора) 1024 четырехразрядных ячеек памяти необходимы десять двоичных разрядов (2¹⁰ = 1024). Аналогично для адресации ячеек памяти ПЗУ используются разряды А0 - А7.

Выбор той или иной страницы памяти производит адресный дешифратор. Для его разработки составлена таблица адресов ЗУ (табл. 1): Начальный адрес 0-й страницы ОЗУ - 00 00₁₆, а конечный - 07 FF₁₆, т.к. последний адрес представляется логическими 1 во всех разрядах А0 - А10. Начальный адрес 1-й страницы ОЗУ формируется как двоичная сумма конечного адреса предыдущей страницы и логической 1 в младшем разряде, т.е. имеем перенос 1 в разряд А10. Для определения конечного адреса этой страницы к начальному адресу прибавляем 2¹⁰, т.е. код с логическими 1 в разрядах А0 - А9. Далее строится аналогично.

Таблица 1. Адресное пространство ЗУ

Анализ таблицы позволяет заключить, что отличие адресов ОЗУ и ПЗУ состоит в разряде A13. Если в нем появляются логические 0, то производится адресация ОЗУ, а если 1 - то ПЗУ.

Номер страницы ОЗУ определяется состоянием разрядов A11 и А12.

Если А11=0 и А12=0, то производится обращение к 0 странице ОЗУ (при условии А13 = 0),

если А10=0, А11=1, то производится выбор 1-й страницы ОЗУ (при условии А13 = 0),

если А10=1, А11=0, то производится выбор 2-й страницы ОЗУ (при условии А13 = 0),

если А10=1, А11=1, то производится выбор 3-й страницы ОЗУ (при условии А13 = 0).

Номер страницы ПЗУ определяется состоянием разрядов А10, А11 и А12.

На основании проведенных рассуждений строится адресный дешифратор.

Рис. 2. Схема адресного дешифратора

Сформированные сигналы "Выбор страниц" поступают на входы "Выбор микросхем" каждой страницы ЗУ. При наличии уровня логического 0 на этом входе микросхема ЗУ выводится из высокоимпедансного состояния и, если это схема ПЗУ, то её выход подключается к ШД, на которую поступают данные, выбранные по адресу в соответствии с состоянием разрядов А0 - А7.

На микросхемы ОЗУ, кроме сигнала "Выбор микросхем", необходимо подать сигнал "Чтение/Запись". Если на входе присутствует логическая 1, то осуществляется запись байта информации с ШД в ячейку с адресом, установленном в разрядах А0-A9. Если на входе логический 0, то осуществляется считывание данных из микросхемы в ШД. Такой режим работы микросхем обеспечивается подачей сигнала на вход .

Список используемой литературы

Алексеенко А.Г., Галицин А.А., Иванников А.Д. Проектирование радиоэлектронной аппаратуры на микропроцессорах. - *М.:Радио и связь, 1984.

Балашов Е.П., Пузанков Д.В. Микропроцессоры и микропроцессорные системы: Учебн. пособие для вузов. - М.: Радио и связь, 1981.

Гушников B.C. Интегральная электроника в измерительных устройствах. - Л.: Энергоатомиздат, 1988.

Зельдин Е.А. Цифровые интегральные микросхемы в информационно измерительной аппаратуре. - Л.: Энергоатомиздат,1986.

Каган Б.М., Стамин В. В. Основы проектирования микропроцессорных устройств автоматики. - М.: Энергоатомиздат,1987.

Калабеков Б. А. Микропроцессоры и их применение в системах передачи и обработки сигналов: Учебн. пособие для вузов.- М.: Радио и связь, 1988.

Размещено на Allbest.ru