Состав микропроцессорного набора К 580

Размещено на http://www.allbest.ru/

Содержание

Введение

1. Состав микропроцессорного набора К 580

2. Структурная схема и назначение отдельных узлов

Литература

Введение

Успехи интегральной технологии в корне изменили конструктивно-элементную базу компьютеров. Если в первой интегральной схеме (1959г.) было 10 транзисторов, то в современных процессорах их число составляет 410 млн. на кристалле 107 мм²

Микропроцессоры (МП), являясь унифицированными чипами, позволяют строить вычислительные средства сравнительно низкой производительности и малой стоимости путём написания программ применительно к конкретным задачам управления и путём добавления других чипов, например памяти и др., а также путем разработки устройств для связи с исполнительными элементами, датчиками и т. п. Диапазон применения (МП) чрезвычайно широк. Исторически современные высокопроизводительные процессоры являются развитием первых МП, система команд современных процессоров в определённой мере базируется на системе команд первых МП. Поэтому специалист, владеющий знаниями для проектирования микропроцессорных систем и программирования на них, легко осваивает более продвинутые МП.

Функционирование МПС сводится к следующей последовательности действий: получение данных от различных периферийных устройств, обработка данных и выдача результата обработки на периферийные устройства. При этом данные от периферийного устройства, подлежащие обработки могут поступать и в процессе их обработки. Для выполнения этих процессов в МПС предусматриваются следующие устройства: блок центрального процессора, выполняющий обработку информации; оперативная память, предназначенная для хранения и выдачи по запросам команд программ, определяющих работу микропроцессоров, различных данных.

1. Состав микропроцессорного набора К 580

Микропроцессорный комплект - набор микросхем, включающий один или несколько типов микропроцессоров и других БИС и средства, обеспечивающих их работу. Микропроцессорные комплекты совместимы между собой. Совместимость подразумевает совместимость функциональную, временную, электрическую.

Прототипом отечественного МП К580 ВМ80А ( для краткости К-580) был, созданный в 1973 году в США фирмой Intel микропроцессор 8080.

Технические параметры МП К-580 :

Разрядность шины данных (ШД) - 8;

Разрядность шины адреса (ША) - 16; что позволяет адресовать 64кБ памяти и 256 устройств ввода и вывода.

Микропроцессор позволяет выполнять логические и арифметические операции над восьми разрядными числами в двоичной системе счисления или двоично-десятичной системе счисления. Возможно выполнять шестнадцатиразрядные операции.

Производительность микропроцессора порядка 500 тысяч операций в секунду.

Микропроцессор обеспечивает режим ПДП и режим прерываний.

Характеристика микропроцессора как БИС:

Микропроцессор выполнен на кристалле 5·5 мм. Содержит порядка 5000 транзисторов на кристалле кремния площадью 30 мм²Выполнен по n-МОП технологии. Микропроцессор помещен в корпус типа DIP с 40 выводами. Тактовая частота 2 МГц. Длина слова 1 байт - 8 бит. Длина адреса - 2 байта. Суммарная ёмкость ОП - 64 Кбайта. Ширина выборки из памяти - 1 байт.

Уровни сигналов совместимы с ТТЛ. Для питания микропроцессора необходимо три источника питания ±5В +12В, что является недостатком.

Микропроцессорный комплект включает:

1. системный генератор, который задает сигналы синхронизации(К580ГФ24);

2. системный контроллер - элементы для организации магистралей;

3. контроллеры ввода/вывода;

4. контроллеры специальных режимов(ПДП, прерываний);

5. таймеры - устройства временного отсчета;

6. буферные элементы - элементы усиления для организации шин. Наиболее полно были реализованы в КР580;

Микропроцессор серии К580 имеет 8-разрядную шину данных и 16-разрядную шину адреса. Шина адреса обеспечивает адресацию памяти объемом до 64 Кбайт и 256 портов ввода/вывода. Нагрузочная способность выходов МП невелика (один ТТЛ - вход), поэтому при построении системной магистрали их нужно буферировать. МП имеет средства обслуживания запросов прерывания, средства управления в режимах ожидания и прямого доступа к памяти (режим захвата).

Для построения центрального процессора на основе БИС К580ВМ80А (рисунок 1) дополнительно требуются микросхемы формирования сигналов синхронизации (тактовый генератор К580ГФ24) и сопряжения с системной магистралью (системный контроллер К580ВК28 и два шинных формирователя К580ВА86). микропроцессор чип вычислительный программа

Тактовый генератор вырабатывает не перекрывающиеся положительные импульсы F1 и F2 амплитудой 12 В (для работы МП требуется три источника питания: +12 В, +5 В, -5 В). При частоте тактовых импульсов 2 МГц выбирается кварцевый резонатор на 18 МГц. Время, необходимое для извлечения одного байта из памяти или устройств ввода/вывода, или для выполнения простейших команд, называется машинным циклом. В общем случае время выполнения команды составляет 1-5 машинных циклов (М), каждый из которых включает 3-5 машинных тактов (Т). Во втором такте Т2 каждого машинного цикла на шину данных МП выдается байт состояния (см. рисунок 2), который по сигналу SYNC фиксируется в системном контроллере SC и используется для формирования сигналов обращения к памяти (MEMR, MEMW) и устройствам ввода/вывода (IOR, IOW). Системный контроллер выполняет также роль буфера шины данных и формирует сигнал подтверждения прерываний INTA.

Размещено на http://www.allbest.ru/

Рисунок 2 - Диаграммы синхронизации процессора на базе К580ВМ80А.

Буфер шины адреса реализован с помощью 8-разрядных шинных формирователей К580ВА86. При логической единице на входе ОЕ (режим захвата системной магистрали контроллером ПДП) шина адреса МП переходит в состояние разомкнутого выхода.

Работа по программе является основным режимом работы МП. После системного сброса (при включении источника питания он происходит автоматически за счет RC-цепи, подключенной к входу RESIN тактового генератора) в программном счетчике устанавливается адрес нулевой ячейки памяти. Процессор считывает байт информации из этой ячейки и расшифровывает его как код операции первой команды. Если команда двух- или трехбайтовая, то в последующих циклах выбираются недостающие один или два байта из следующих ячеек памяти. Процессор выполняет первую команду, а программный счетчик формирует адрес следующей команды, увеличивая свое содержимое после каждого чтения из памяти. Команды, расположенные в последовательных ячейках памяти, выполняются до тех пор, пока не встретится команда перехода, скачком изменяющая содержимое программного счетчика.

В процессе выполнения программы МП может перейти в режим ожидания (WAIT=1), если нет сигнала готовности внешних устройств RDIN. При появлении этого сигнала работа возобновляется

Если разрешены прерывания, то по сигналу запроса INT от внешнего источника работа по программе прерывается для выполнения специальной подпрограммы обслуживания прерывания. Последней командой этой подпрограммы обычно предписывается возврат к выполнению основной программы.

По сигналу HLD (запрос ПДП) центральный процессор отключается от шин адреса и данных: буфера этих шин переходят в высокоимпедансное состояние.

Подключение памяти

Рассмотрим вариант подключения к системной магистрали устройств памяти с использованием микросхем перепрограммируемых ПЗУ с ультрафиолетовым стиранием типа К573РФ5 и ОЗУ статического типа К537РУ9 (рис.3). Каждая из микросхем образует страницу памяти объемом 2 Кбайта, выбор нужного слова из которой производится с помощью адресных сигналов А0-А10. Выбор нужной страницы осуществляет дешифратор К555ИД7 по состоянию старших разрядов адресной шины A11-A15. В данном примере ячейки ПЗУ и ОЗУ занимают в адресном пространстве МП соответственно области 0000H-07FFH и 0800H-0FFFH.

Подключение выходов микросхем памяти к шине данных производится при подаче логического нуля на входы разрешения выхода ОЕ (сигнал MEMR). Направление передачи информации в ОЗУ изменяется в зависимости от сигнала на линии MEMW шины управления. При необходимости можно включить еще шесть страниц ОЗУ или ПЗУ. Для этого потребуется еще шесть микросхем выбранного типа.

Подключение интерфейсных программируемых БИС

Рассмотрим подключение к системной магистрали БИС параллельного интерфейса K580BB55, программируемого таймера К580ВИ53 и контроллера прерываний К580ВН59 (рис.4).

Параллельный интерфейс (PPI) позволяет переключать шину данных МП на работу с одним их трех портов ввода/вывода: PA, PB, PC. После системного сброса все три порта программно заносится управляющая информация. Адресация к конкретному порту производится с помощью адресных сигналов АО и А1. При этом сочетаниям A1, А0 вида 00,01,10, 11 соответствуют порты РА, РВ, PC и РУС1. Дешифрация старших разрядов адреса портов ввода/вывода осуществляется дешифратором К555ИД7. Нетрудно установить (см. рис.4), что портам параллельного интерфейса присвоены адреса 80Н, 81Н, 82Н и 83Н. В рассматриваемом примере порт РА используется для ввода информации в МП с восьми датчиков (имитируются линейкой тумблеров S0-S7), порт РВ - для вывода информации на линейку светодиодов HL0-HL7.настроены на режим ввода информации. При необходимости можно изменить режим работы каждого из портов.

Программируемый таймер (РТ) содержит три 16-разрядных счетчика, работающих на вычитание. Счетчики могут быть запрограммированы для работы в одном из шести режимов при двоичном либо двоично-десятичном счете. Каждый из счетчиков имеет тактовый вход CLK, вход разрешения счета GATE и выход OUT (на рисунке выходы счетчиков не показаны). Командами ввода и вывода можно осуществить начальную загрузку счетчиков и считывание их состояний в МП.

Адресация трех счетчиков и управляющего регистра таймера производится с помощью двух адресных входов АО и А1 и входа CS. Можно установить (см. рис.4), что портам таймера соответствуют адреса 84Н (СТ0), 85Н (СТ1), 86Н (СТ2) и 87Н (РУС2).

Контроллер прерываний (PCI) реализует до восьми уровней запросов на прерывание (векторная система) с возможностью программного маскирования и изменения приоритета. Принимая запросы на прерывания от внешних устройств IR0-IR7 (это могут быть, в частности, сигналы, формируемые таймером или параллельным интерфейсом), контроллер формирует сигнал INT для микропроцессора от того канала, который в данный момент имеет наивысший приоритет. От МП контроллер получает сигнал подтверждения прерывания INTA. Управляющие регистры контроллера прерываний имеют адреса 88Н и 89H.

При обращении к портам ввода/вывода, для адресации которых достаточно одного байта адресного кода, процессор дублирует в старшем байте шины адреса содержимое младшего байта.

2. Структурная схема и назначение отдельных узлов

На рис.5 представлена структура микропроцессора К580. МП имеет три шины: 8-разрядную двунаправленную внутреннюю шину данных (ШД), 16- разрядную адресную шину (ША) и шину управления (ШУ).

Структура МП К580

Внутренняя шина данных является магистралью, по которой могут обмениваться данными все подключенные к ней блоки (узлы) МП. Одновременно по шине данных осуществляется обмен только между двумя узлами МП. Таким образом, узлы МП, подсоединенные к шине данных, разделяют эту шину по времени.

Шина управления содержит линии для передачи управляющих сигналов, признаков состояния процессора и периферийных устройств, в том числе линии: синхронизации передачи и идентификации информации, передаваемой по шине данных; сигналов, информирующих МП о готовности периферийных устройств; сигнала запроса прерывания от периферийных устройств и сигнала разрешения прерывания и др.

При рассмотрении структуры МП можно выделить следующие ее части: блок регистров, арифметическое - логическое устройство (АЛУ), буферные схемы, управляющее устройство.

РЕГИСТРЫ МИКРОПРОЦЕССОРА.

Основу большинства ЦП образуют рабочие регистры. Регистры представляют собой сверхоперативное ЗУ небольшой емкости. Регистры состоят из триггеров и адресуются подобно ячейкам памяти. Число регистров, однако, очень невелико. Данные могут храниться в регистре до тех пор, пока шина или некоторый блок не будут готовы принять их или пока они не потребуются по программе. Использование в программе рабочих регистров выгодно, так как ЦП может получить содержащиеся в них данные, не обращаясь к памяти. Регистры, содержимое которых не изменяется под воздействием программы, позволяют сохранить данные для последующего использования.

С помощью внутренних шин регистры связаны друг с другом. С другими блоками системы связь осуществляется под управлением программы.

Микропроцессор К580 содержит программно-доступные 8-разрядные регистры: регистр-аккумулятор; общие регистры (регистры общего назначения -- РОН) B, C, D, E; регистр признаков F и 16-разрядные специализированные регистры; счетчик команд СК; регистр-указатель стека УС; сдвоенный регистр косвенного адреса HL (H - регистр старшего полуадреса, L - регистр младшего полуадреса). Кроме того, имеются непосредственно недоступные программные регистры: 8-разрядные регистры временного хранения T, W, Z; 8-разрядный регистр команды, 16-разрядный регистр адреса РА. Имеется возможность использования содержимого пар регистров B и C, D и E,H и L как составных слов двойной длины .

Аккумулятор - это регистр временного хранения, который используется в качестве источника одного из операндов и места, где фиксируется результат операции. В команде аккумулятор в явном виде не адресуется. На использование аккумулятора в операции указывает код операции команды. Иначе говоря, в отношении аккумулятора применяется подразумеваемая адресация, что позволяет применять одноадресные команды, имеющие сравнительно короткий формат. Для того, чтобы аккумулятор мог одновременно являться регистром операнда и регистром результата операции, он строится на основе двухступенчатых триггеров.

Регистры Общего Назначения могут служить в качестве устройств временного хранения данных или адресов. По отношению к этим программно-доступным регистрам применяется подразумеваемая, или укороченная (регистровая) адресация, задаваемая коротким номером регистра. Использование аккумулятора и общих регистров позволяет при выполнении команд уменьшить количество обращений к памяти и тем самым повысить быстродействие МП. Для повышения эффективности операций со словами двойной длины и операций формирования и пересылок двухбайтных адресов имеется возможность оперировать с содержимым пар регистров B и C, D и E, H и L как с составными словами двойной длины, т.е. в МП автоматически выполняется операция конкатенации над содержимым пар регистров. При этом реализуются так называемые тандемные пересылки, состоящие в передаче в цикле выполнения команды последовательно друг за другом 2 байт информации. Наличие в блоке регистров специализированного регистра косвенного адреса HL позволяет иметь команды с подразумеваемой косвенной адресацией, т.е. без указания в команде номера регистра, хранящего исполнительный адрес. При выполнении операций в МП возникает потребность в кратковременном хранении некоторых операндов и результатов выполнения операций. Для этой цели служат регистры временного хранения данных T, W и Z. Использование регистров временного хранения позволяет МП за один цикл выполнения команды реализовать, например, такую операцию, как обмен содержимым двух регистров. Буферные регистры временного хранения данных построены по простейшему принципу динамического хранения переменных на емкостях затворов МОП-транзисторов. Они позволяют простейшими аппаратными средствами выполнять довольно сложные операции “перетасовки” данных не только между общими регистрами, но и между регистрами, аккумулятором и памятью.

Схема инкрементора / декрементора - особенностью блока регистров МП является наличие в его составе этого устройства, которое производит над содержимым регистров (без привлечения АЛУ) операцию прибавления / вычитания единицы. Схема инкрементора/декрементора позволяет реализовать процедуры автоматического задания приращений при операциях с адресами не только в регистре-указателе стека, но и в счетчике команд.

Счетчик Команд (СК) содержит адрес ячейки памяти, в которой находится очередная команда. Цикл выполнения команды начинается с того, что ЦП посылает содержимое счетчика команд в шину адресам таким образом ЦП извлекает из памяти первое слово команды. При этом увеличивается на единицу содержимое счетчика команд и, таким образом, в следующем цикле команды из памяти будет извлечена следующая из последовательности команд. Таким образом, ЦП извлекает из памяти и реализует команды последовательно, если только команда передача управления или условный переход не изменит содержимое счетчика команд.

Регистр Команд сохраняет код команды до тех пор, пока она не будет дешифрирована.

Регистр Адреса Памяти содержит адрес данных в памяти. Адреса могут представлять собой часть команд или данные. Многие ЭВМ имеют по несколько регистров адреса. Собственно регистр адреса недоступен программисту. Однако любая пара регистров (BC, DE, HL) может быть использована для задания адресов команд и данных в программе. Этот адрес под воздействием соответствующих команд не только может быть загружен в регистр-защелку адреса, но и модифицирован (посредством схемы инкрементор / декрементор) в процессе загрузки. Регистр-защелка адреса передает адрес в буферную схему и далее в шину адреса.

Регистр Признаков - процессор КР580ВМ80 выдает 5 бит условий, отображающих результат выполнения операций (рис.6). Все биты, за исключением бита дополнительного переноса, могут быть проанализированы командами управления последовательностью выполнения программы (командами условного перехода). Ниже рассмотрено, в каких командах и какие биты анализируются, а также как выполняются команды в зависимости от битов состояния

Введем условие, что бит состояния:

равен 1, если он “установлен”,

равен 0, если он “сброшен”.

Бит переноса (Carry или CY) устанавливается и сбрасывается командами сложения, вычитания, сдвига и логическими командами, выполненными над данными, и может быть программно проанализирован. Процессор К580ВМ80 имеет несколько видов операций сложения: ADD, ADC, ADI, ACI и DAD; вычитания: SUB, SBB. SUI, SBI, CMP и CPI; циклического сдвига: (ML, RAR, RLC, RRC; логических операций: ANA, ORA, XRA, ANI, ORI, XRI, которые могут устанавливать и сбрасывать этот бит.

Дополнительный бит переноса или вспомогательный перенос (Auxiliary carry или АС) устанавливается при появлении переноса из бита 3. Состояние дополнительного бита переноса не может быть проанализировано непосредственно программой, за исключением команды десятичной коррекции (DDA). Бит дополнительного переноса может быть установлен всеми операциями сложения, вычитания, приращения (+1), уменьшения (-1) и операциями сравнения.

Бит знака (Sign или S). В байте можно представить числа от -128₁₀ до +127₁₀,. При этом, как обычно, седьмой бит представляет знак. Если он равен 1, байт содержит числа от -128₁₀ до - 1₁₀, если 0 - от 0₁₀ до +127₁₀. В конце выполнения некоторых операций бит знака устанавливается по седьмому биту результата.

Бит нулевого признака (Zero или Z) устанавливается, если результат определенных операции равен 0. Бит нуля сбрасывается, если результат ненулевой. Если операция дает нулевой байт результата и единицу переноса, как показано ниже, бит нуля также устанавливается.

Бum четности (Parity или Р) устанавливается при выполнении некоторых операций путем подсчета числа бит в байте, равных единице. Если суммарное число равно четной величине, то индицируется сигнал четности, в противном случае - сигнал нечетности. Бит четности устанавливается сигналом четности и сбрасывается сигналом нечетности.

АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО.

Восьмиразрядная комбинированная схема АЛУ выполняет арифметические и логические операции над 8-разрядными числами в процессе межрегистровых пересылок. К одному из входов схемы АЛУ всегда подключен аккумулятор, к другому через регистр T может быть подключен любой из общих регистров.

Арифметическо-логическое устройство имеет собственный регистр временного хранения T. Он позволяет избежать возникновения “гонок”, когда какой-либо из общих регистров используется в одной операции и в качестве регистра-операнда, и в качестве регистра-результата.

Арифметическо-логическое устройство непосредственно связано с регистром признаков, в соответствующих разрядах которого фиксируются особенности выполнения каждой операции: нулевой результат в аккумуляторе - Z, перенос из старшего разряда - CY, знак результата - S, паритет - P и вспомогательный перенос из младшего полубайта - AC. Наличие в МП регистра признаков упрощает осуществление программных переходов в зависимости от состояния одного или более триггеров признаков. АЛУ позволяет в процессе межрегистровых “пересылок с перекосом” выполнять операции сдвига на один разряд вправо или влево. Многократный сдвиг реализуется последовательностью одноразрядных сдвигов, т.е. последовательно расположенными в программе командами сдвига.

В состав АЛУ входит комбинированная схема десятичного корректора ДК, назначение которого состоит в том, чтобы под воздействием специальной команды интерпретировать результат выполнения двоичной операции как результат операции десятичной арифметики. Для этого к старшей тетраде в схеме ДК прибавляется число 6, кроме тех случаев, когда либо не возникал перенос ни из одной тетрады и содержимое старшей и младшей тетрад находится в пределах 0-9 (или 0-8 и A-F) соответственно, либо не было переноса из старшей тетрады, содержащей число 0-9 и был перенос из младшей. К младшей тетраде одновременно также прибавляется число 6, кроме случая отсутствия переноса из младшей тетрады, содержащей число 0-9. Межтетрадные связи при этом не разрываются.

АЛУ реализует простейшие арифметические и логические операции (сложение, вычитание, сдвиги, сравнение, логическое умножение и т.п.). Все более сложные операции (умножение, деление, вычитание элементарных функций и др.) выполняются по подпрограммам.

ШИНЫ МИКРОПРОЦЕССОРА.

Адресная шина.

Совокупность 16 выходов А15 - А0 составляет адресную шину (рис.5). Синхронизация работы микропроцессора осуществляется подачей двух синхронизирующих последовательностей 1 и 2 от внешнего генератора тактовых импульсов. Время выполнения одной команды занимает от одного до трех машинных циклов, каждый из которых состоит из нескольких машинных тактов (от трех до пяти). Длительность машинного такта равна периоду следования синхронизирующих импульсов 1 и 2. Все входные и выходные сигналы микропроцессора совместимы по уровням с ТТЛ-интегральными микросхемами. Для уменьшения мощности, рассеиваемой кристаллом микропроцессора, его выходные токи ограничены так, что к одному выходному контакту можно подключить не более одного входа ТТЛ-интегральной микросхемы. Поэтому для увеличения нагрузочной способности адресной шины микропроцессора применяют специальные буферные регистры или формирователи.

Шина данных.

Она содержит восемь разрядов D7 - DO и в отличие от адресной шины является двунаправленной. В зависимости от типа выполняемых операций информация может считываться с шины данных в процессор или поступать из процессора для подачи на входы запоминающих устройств и устройств ввода - вывода. Помимо этого, на шине данных в момент прихода импульса фазы 1 в такте Т₂ (рис.5) присутствует информация о текущем состоянии процессора и о тех действиях, которые он будет выполнять в последующие машинные такты. Зафиксировав эту информацию в регистре и расшифровав ее с помощью логических схем, можно выработать сигналы записи/чтения в память и устройства ввода - вывода.

Шина управления.

Все остальные выводы микропроцессора могут быть отнесены к шине управления. Рассмотрим их назначение. При этом будем пользоваться международными обозначениями сигналов (черта над названием сигнала означает, что он является активным при низком логическом уровне) (рис. 5):

RESET - сигнал сброса процессора в исходное состояние (по этому сигналу адресный счетчик устанавливается в ноль; после сигнала RESET микропроцессор первой выполняет команду чтения ячейки памяти по нулевому адресу);

INTE - сигнал разрешения прерывания (наличие выходного напряжения высокого логического уровня свидетельствует о разрешении прерывания; когда прерывание принято, триггер разрешения прерывания автоматически сбрасывается, запрещая дальнейшие прерывания; он также сбрасывается по сигналу RESET)-,

DBIN - сигнал ввода с шины данных (наличие этого сигнала свидетельствует о приеме микропроцессором байта информации с шины данных);

WR - сигнал записи (свидетельствует о выдаче микропроцессором байта данных на шину данных);

SYNC - сигнал синхронизации (указывает на начало каждого машинного цикла);

READY - сигнал готовности (сообщает микропроцессору, что нужные данные из памяти или устройств ввода - вывода находятся на шине данных; используется для синхронизации микропроцессора с более медленными устройствами; если при посылке адреса процессор не получает на входе сигнал READY, то он переводится в режим ожидания на все время, пока READY == О);

WAIT - сигнал ожидания (подтверждает, что процессор находится в состоянии ожидания).

СТЕК.

В МП К580 организуется стековая память, реализующая безадресное задание операндов. В общем случае стек представляет собой группу последовательно, пронумерованных регистров или ячеек памяти, снабженных указателем стека, в котором автоматически при записи и считывания устанавливается номер (адрес) последней занятой ячейки стека (вершины стека).

Особенность организации стека состоит в следующем. Указатель стека SP содержит так называемый адрес входа в стек; при чтении из стека производится выборка содержимого ячейки по адресу входа в стек (по адресу, хранящемуся в SP); при записи в стек вводимое в стек число помещается в ячейку с адресом, на единицу меньшим содержимого SP; одновременно с записью и чтением изменяется содержимое SP: при записи уменьшается, а при чтении увеличивается на единицу. Обмен со стеком производится двухбайтовыми словами, занимающими две ячейки памяти. Пусть указатель стека хранит адрес А (рис. 8).

При вводе нового слова его байты должны быть помещены в пару соседних со входом в стек ячеек, имеющих адреса А-1 и А-2. Таким образом, ввод в стек сводится к следующей последовательности действий: содержимое SР уменьшается на единицу и по образующемуся в SР адресу помещается старший байт вводимого двухбайтового слова. затем содержимое SP вновь уменьшается на единицу и по образующемуся в нем адресу помещается младший байт вводимого слова. Мы видим, что SР каждый раз указывает адрес последней ячейки, занятой под стек - так называемый вход в стек.

О таком принципе функционирования, когда читается последняя помещенная в память информация, говорят как о принципе «последним вошел - первым вышел». Как видим, при записи и чтении .производится обращение в ячейку, адрес которой связан с содержимым SP. Это упрощает адресацию памяти, но исключает возможность обращения в произвольную ячейку памяти. Поэтому при операциях со стеком возможно безадресное задание операнда - команда не содержит адреса ячейки стека, но содержит адрес (или он подразумевается) ячейки памяти или регистра, откуда слово передается в стек или куда загружается на стека.

Таким образом, в рассматриваемом МП используется «перевернутый» стек, т. е. при передаче в стек слова значение SP (адрес вершины стека) уменьшается, а при извлечении слова из стека - увеличивается.

БУФЕРНЫЕ СХЕМЫ.

Двунаправленный буфер шины данных (ШД) предназначен для логического и электрического разделения внутрипроцессорной шины данных и внешней, системной шины. Буфер состоит из регистра-защелки и выходной схемы с тремя состояниями, т. е. схемы, обеспечивающей на выходе состояния О, 1 и полное электрическое отключение от нагрузки (высокоимпедансное состояние). Отметим, что наличие в МП буферных схем, отключающихся от общей системной шины, обеспечивает реализацию магистрального принципа межмодульных связей в МП-системе .

В режиме ввода информации внутренняя шина данных подсоединяется к регистру-защелке буфера, загрузку которого из внешней шины производит буферная схема под управлением команды.

В режиме вывода информации буферная схема передает в шину данных содержимое буферного регистра-защелки, на вход которого по внутренней шине с одного из регистров (чаще всего из аккумулятора) загружен код, подлежащий выдаче.

Во время выполнения операций в МП, не связанных с процедурами обмена с внешними по отношению к МП устройствами системы, буферная схема отключается от шины ШД, т. е. переходит в высокоимпедансное состояние «не нуль, не один», которое принято называть «плавающим» состоянием.

Буферная схема шины адреса БА - однонаправленная, обеспечивает передачу адресов команд и данных, а также номеров периферийных устройств от МП в систему.

Список литературы

1) Якименко .Ю.М. ,Сокол Е.М. - « Микропроцессорная техника».

2) Вершинин О.Е. «Применение процессоров для автоматизации технологических процессов».

Размещено на Allbest.ru