Размещено на http://www.allbest.ru/

Содержание

Введение

1. Электронные ключи

2. Логические функции

3. Логические элементы

4. Комбинационные логические устройства

5. Последовательностные цифровые устройства

Список литературы

Введение

Курс "Цифровая схемотехника" предназначен для обучения студентов основным принципам построения и функционирования цифровых схем, используемых в устройствах биомедицинской электроники, методам их проектирования и анализа. Программой курса предусмотрены практические занятия по его основным разделам. Основная цель проведения практических занятий - ознакомление с методами анализа и синтеза цифровых схем и привитие навыков расчета их параметров и характеристик.

В каждом разделе указаний приводятся контрольные вопросы и задания, задачи для аудиторных занятий; задачи для самостоятельной работы. Контрольные вопросы и задания могут быть использованы студентами при подготовке к практическому занятию, а также преподавателем в начале занятия для экспресс-контроля подготовленности студентов. Задачи с решениями предназначены для ознакомления с возможной методикой практических расчетов. Задачи для самостоятельной работы решаются дома по указанию преподавателя или в ходе самостоятельной подготовки.

Данное издание также может быть использовано при проведении соответствующих практических занятий по курсу "Аналоговая и цифровая электроника " со студентами специальности БТМАС.

1. Электронные ключи

Цель занятия

Изучение процессов, происходящих в транзисторных ключах, ознакомление с методикой расчета их статических и динамических режимов.

Указания по организации самостоятельной работы

Изучить статические и динамические характеристики электронного ключа, ознакомиться с разновидностями ключевых каскадов на транзисторах и способах повышения их быстродействия [5, с.157-185].

Контрольные вопросы и задания

1. Каковы условия, обеспечивающие режимы насыщения и отсечки транзистора в схеме ключа.

2. Какие факторы определяют быстродействие транзисторного ключа?

3. Какие известны способы повышения быстродействия транзисторного ключа?

4. Как влияет подключение нагрузки на характеристики транзисторного ключа?

5. Как изменится быстродействие ключа, если напряжение источника питания уменьшится в два раза?

6. Чем отличаются транзисторные ключи на p-n-p, n-p-n и полевых транзисторах?

Примеры задач для аудиторных занятий

В схеме электронного ключа на биполярном транзисторе (рис. 1.1,а) Е_К = 10В, E_CM = 3 В, R_l =10 кОм, R₂ = 15 кОм, R_K = 2 кОм. Определите, в каком режиме будет работать транзистор, если U_BX = +5 В; 3 В; -1 В. Считать h_21Э = 20, I_KO 0, U_бэн 0.



Рисунок 1.1

цифровой схема электроника биомедицинский

Решение. Предположим, транзистор открыт и насыщен. Тогда эквивалентная схема входной цепи ключа имеет вид, представленный на рис.1.1,б. Так как транзистор идеальный, то U_бэн = 0. Нa основании первого закона Кирхгофа I_Б = I₁ - I₂, Выразим токи через параметры элементов схемы:

, .

Тогда I_Б = U_BX/R₁-E_CM/R₂.

Величина тока базы насыщения I_БН = I_KН/h_21Э = 10/(220) = 0,25 мА.

Для насыщения транзистора необходимо, чтобы I_б I_бн. При заданных входных напряжениях:

1) I_б = 5/10-3/15 = 0,3 мА, тpaнзистор открыт и насыщен;

2) I_б = 3/10-3/15 = 0,1 мА, транзистор открыт, но работает в активном режиме;

3) I_б= -1/10-3/15 = -0,3 мА.

В последнем случае величина базового тока оказалась отрицательной. Это значит, что принятое допущение неверно и транзистор находится в режиме отсечки. Эквивалентная схема входной цепи ключа в этом случае изображена на рис.1.1,в, a I_б = I_К0.

Пренебрегая величиной I_К0 из соотношения

,

найдем значение U_бэ:

.

Оно соответствует условию отсечки транзистора.

Определите длительность переднего, заднего фронтов и рассасывания при переключениях транзисторного ключа (см. рис. 1.1,а) прямоугольными импульсами напряжения, изменявшимися от значения Е_Г2=-2 В до Е_Г1 = 1 В (цепь смещения (Е_СМ, R₂ отсутствует). Исходные данные для расчета: E_K = 10 B, R₁ = R_K =1кОм. Считать h_21Э = 40. = 1 МГц. С_КЭ = 40 пФ.

Решение. Длительности фронтов и рассасывания определим по формулам:

,

,

,

где .

Подставляя исходные данные получим: I_бн = 0,25мА, I_б1 = 1мА, I_б2 = 2мА, = 160 нc, = 200 нc, t⁺_ср 58 нc, t-_ф 24 нс, t_рас 23 нс.

Определите длительности включения и выключения ключа на МДП-транзисторе с резистивной нагрузкой при Е_с = 15 В, R_с = 1 кОм, и суммарной паразитной емкостью С_э = 18пФ. Принять S = 6мА/В², U₀ = 3В, Е_з.вкл = 15 В.

Решение. Время включения , где = 6(15-3)/2 = 36мА. Тогда t_BKЛ = 1,51518/36 =11,25нс.

Время выключения t_BКЛ = 2,2R_СС_Э = 2,210001810-¹² = 40 нс.

Видно, что t_BЫКЛ > t_BKЛ .

Управление транзисторным ключом в схеме на рис.1.2 осуществляется за счет изменения сопротивления фоторезистора, В отсутствие светового потока R₁^T = 500 кОм, в освещенном состоянии R₁^С = 12 кОм. Подберите такую величину сопротивления резистора R₂, чтобы при затемненном фоторезисторе транзистор был заперт. Проверьте, будет ли находиться транзистор в режиме насыщения при освещенном фоторезисторе. Считать Е_К = 24 В, R₃ = 1 кОм, h_21Э = 40, U_VD1 = 0,7 В. Объясните назначение диода VD1 и резистора R₄.

Рисунок 1.2

Решите задачу 1.4.2 при условии, что ключ нагружен резистором R_H = 1 кОм и конденсатором С_H = 100 пФ.

Как изменится остаточное напряжение в схеме ключа на МДП - транзисторе, если: а) увеличить величину входного напряжения; б) увеличить сопротивление R_C?

Примеры задач для домашних занятий

Подберите сопротивления R₁ и R₂ в схеме ключа на биполярном транзисторе (см. рис.1.1,а) таким образом, чтобы транзистор был закрыт при низком уровне входного сигнала U⁰_BX = +1 В и насыщен с коэффициентом насыщения S=2 при высоком уровне U¹_BX = +(3+0,2N) В. Считать U_К = 12 В, Е_СМ = 3 В, R_K = (0,5 + 0,3N) кОм, h_21Э = 30, I_KO = 80 мкА, U_бэм = 0,7 В.

Рисунок 1.3

Рассчитайте параметры ключа с ускоряющим конденсатором (рис.1.3), выполненного на транзисторе типа KT312, и определите его быстродействие при подаче на вход прямоугольного импульса напряжения. Нижний уровень входного сигнала E_Г2 = -1B, верхний уровень E_Г1 = +2В, сопротивление R₁ = 1кOм. Степень насыщения транзистора не должна быть больше 2. Принять h_21min = 80. Какие преимущества имеют ключи на КМОП-транзисторах по сравнению со схемами ключей на МОП-транзисторах с динамической (транзисторной) нагрузкой?

2. Логические функции

Цель занятия

Изучение основных свойств логических функций, построение и анализ простейших логических устройств.

Указания к организации самостоятельной работы

Изучить основные свойства логических переменных и функций, формы представления логических функций, методы их минимизации, принципы построения простейших логических устройств [2;5, с.187-204].

Контрольные вопросы и задания

1. Основы булевой алгебры.

2. Как перейти от табличной формы представления логической функции к аналитической (СДНФ, СКНФ)?

3. Методы минимизации логических функций.

4. Как реализовать логическую функцию ИЛИ на элементах И-НЕ? Как реализовать логическую функцию И на элементах ИЛИ-НЕ?

Примеры задач для аудиторных занятий

Запишите в виде таблицы истинности и в аналитической форме логическую функцию от трех переменных по следующему словесному описанию: функция равна единице, если две из входных переменных равны единице.

Решение. Таблица истинности имеет вид:

Х1	0	1	0	0	1	0	1	1
X2	0	0	1	0	1	1	0	1
X3	0	0	0	1	0	1	1	1
Y	0	0	0	0	1	1	1	0

Логическая функция в СДНФ:

Y=X1X2 V X2X3 V X1X3.

Логическая функция в СКНФ:

Y=(X1+X2+X3)(+X2+X3)(X1++X3)(X1+X2+)(++).

Минимизируйте логическую функцию четырех переменных Y(X1, X2, X3, X4) = 1110111001000100. Такая запись функции означает, что она задается строкой ее значений, записанных в порядке возрастания двоичных номеров комбинаций независимых переменных, т.е. при X1=0, X2=0. Х3=0, X4=0 Y=1; при X1=1, X2=0. Х3=0, X4=0 Y=1; при X1=0, X2=1. Х3=0, X4=0 Y=1; при X1=1, X2=1. Х3=0, X4=0 Y=0 и т.д.

Решение. Нанесем эту функцию на карту Карно:

Объединяя клетки, содержащие "1", в две прямоугольные области размером 2²=4, получаем минимальное выражение функции в ДНФ:

Y= V X1.

Какую логическую функцию выполняет схема, изображенная не рис.2.1? Как изменится эта функция, если элемент ДДЗ выйдет из строя (на его выходе появится низкий потенциал, соответствующий уровню "0")?

Рисунок 2.1

Решение. Запишем выходные сигналы логических элементов:

Y1=; Y2=; Y3==; Y==.

Применяя правило де Моргана, получаем: Y=Х1Х2X3X4.

При выходе элемента ДДЗ из строя схема будет выполнять следующую логическую функцию: Y==X1X2.

Запишите в виде таблицы истинности и в аналитической форме логическую функцию от четырех переменных по следующему словесному описанию: функция равна единице, если хотя бы три из переменных равны единице.

Минимизируйте следующие логические функции: а) Y(X1,X2,X3) = 01011100; б) Y(X1,X2,X3) = 00110011; в) Y(X1,X2,X3) = **10110*; г) Y(X1,X2,X3,X4) = 1100010000000111, где символом "*" обозначено неопределенное (безразличное) значение функции. Постройте схемы, реализующие эти функции на элементах ИЛИ-НЕ, И-НЕ, И-НЕ; ИЛИ-НЕ.

Какие логические функции выполняют схемы, изображенные на рис 2.2? Как изменятся эти функции, если элементы ДД2 выйдут из строя - на его выходе появится потенциал, соответствующий а) уровню "0", б) уровню "1"?

Рисунок 2.2

Какие логические функции можно реализовать с помощью логического элемента 2И-ИЛИ-НЕ, изображенного на рис. 2.3.

Рисунок 2.3

На элементах И-НЕ построить схемы, реализующие функции НЕ, ИЛИ, ИЛИ-НЕ. На элементах ИЛИ-НЕ построить схемы, реализующие функции НЕ, И, И-НЕ. Укажите на недостатки полученных схем.

Решение. Условные графические обозначения элементов И-НЕ и ИЛИ-НЕ и таблица истинности приведена на рис. 2.4



Рисунок 2.4

Используя свойство инверсии и правило Моргана, запишем:

;

.

Тогда схемы, реализующие заданные функции, имеют вид, представленный на рис. 2.5.

Рисунок 2.5

Недостатки таких схем:

за счет объединения входов элементов увеличивается их входная емкость, входные токи и потребляемая мощность;

за счет увеличения количества элементов увеличивается потребляемая схемой мощность, увеличивается время задержки;

увеличиваются габариты устройства, его вес, цена, усложняется трассировка межсоединений, снижается помехозащищенность и надежность.

Примеры задач для домашних занятий

. Функции заданы в ДНФ. Нанесите их на карту Карно и получите минимальные формы:

а) Y =X2+X4+X1X2X3X4+X4+X2X3X4;

б) Y=X1X2X4+X4+X1X4+X3+X4.

Постройте схемы, реализующие эти функции на элементах И-НЕ, ИЛИ-НЕ.

Какую логическую функцию будет выполнять схема, изображенная на рис. 2.2,б, если произойдет короткое замыкание входов элемента ДД4 между собой?

3. Логические элементы

Цель занятия

Изучение принципов работы, схем построения, свойств и особенностей интегральных логических элементов; ознакомление с методикой расчета их основных параметров и характеристик.

Указания к организации самостоятельной работы

Изучить основные параметры и характеристики интегральных логических элементов (ЛЭ), особенностей схемного построения элементов типа ТТЛ, ЭСЛ, И²Л и на полевых транзисторах [1;2;5, c.204-242].

Контрольные вопросы и задания

1. Какими статическими и динамическими параметрами характеризуются интегральные ЛЭ?

2. Назовите особенности схем современных базовых элементов ТТЛ, ЭСЛ, И²Л и на полевых транзисторах?

3. Сравните микросхемы серий ТТЛ, ЭСЛ, И²Л и на полевых транзисторах между собой.

4. Какие меры принимают для повышения нагрузочной способности, быстродействия и уменьшения потребляемой мощности ЛЭ?

5. Элемент ТТЛ может реализовать логическую функцию одновходового инвертора двумя способами: объединением логических входов и подключением ко всем входам, кроме одного, уровня "1". Какой из режимов предпочтителен и почему?

Примеры задач для аудиторных занятий

Определите уровни выходного напряжения двухвходовой ТТЛ-схемы со сложным инвертором (рис.3.1) для случаев: а)U_ВХ1 = U_ВХ2 = Е_К ; б) U_ВХ1 = 0,2 В, U_ВХ2 = Е_К; в) U_ВХ1 = U_ВХ2 = 0,2 В. Считать, что напряжения на прямосмещенных переходах открытых транзисторов U_бэн = U_бки равны 0,7 В, напряжение коллектор-эмиттер насыщенного транзистора U_кэн равно 0,2 В, напряжение на прямосмещенном диоде равно 0,7 В, пороговое напряжение отпирания транзистора равно 0,6 В, Е_К = 5 В, h_21Э = 10, h_21ЭI = 0,025, R₁ = 4 кОм, R₂ = 1,6 кОм, а нагрузкой является аналогичная ТТЛ-схема.



Рисунок 3.1

Решение. В режиме логической единицы на входах транзистор VT1 находится в активном инверсном режиме (эмиттерные переходы смещены в обратном, а коллекторный - в прямом направлении), транзистора VT2, VT4 - открыты и насыщены, а транзистор VT3. заперт. VТ3 заперт, так как напряжение на его базе U_бз = U_кэн2 + U_{бэн 4} = 0,2+0,7 = 0,9 В, на эмиттере U_Э3 = U_кэн4 + U_VD1 = 0,2+0,7 = 0,9 В, в то время как порог отпирания U_{ПОР. 3} = U_бз - U_эз = 0,6 B. Поэтому U_ВЫХ = U_кэн4 = 0,2 В.

При подаче уровня логического 0 хотя бы на один вход VT1 входит в режим насыщения, транзисторы VТ2, VT4 закрываются, а транзистор VT3 переходит в активный режим. Следовательно, U_ВЫХ = Е_к - U_R2 - U_бэз - U_VD1 , где U_R2 = I_бзR₂ = I_Э3R₂/(h_21э + 1) - падение напряжения на резисторе R₂ от протекания базового тока транзистора VT3. Так как схема нагружена аналогичным ТТЛ-элементом, то величина тока I_Э3 равна эмиттерному току входного многоэмиттерного транзистора VT1 нагрузки: I_Э3 = I_Н = I_R1Hh_21эI, где = I_R1H - ток через резистор R₁ нагрузочного ТТЛ-элемента; h_21эI - инверсный коэффициент усиления по току.

Ток I_R1 равен:

0,725 мА

Тогда I_Э3 = 0,018 мА, U_R2 = 2,6 мВ, а U_ВЫХ = 3,6В.

0пределите уровни выходного напряжения схемы ЭСЛ-элемента с заземленной минусовой шиной (рис. 3.2) при U_BX1 = U¹ , U_BX2 = U⁰. Считать, что напряжения база-эмиттер и коллектор-эмиттер открытого транзистора U_бэо = 0,7В, U_кэо = 0,6В, a U⁰ = 3,5 В, U¹ = 4,ЗВ, U₀ = (U¹ + U⁰)/2 = 3,9 В, Е_п = 5B.

Рисунок 3.2

Решение. Так как эмиттеры транзисторов VT1 - VT3 связаны между собой, то открывается тот транзистор, потенциал базы которого выше. В рассматриваемом случае это транзистор VT1(U_б1 = U_вх1 = 4,3В, U_б2 = 3,5В, U_б3 = 3,9В). В результате протекания эмиттерного тока открытого транзистора через резистор R₅ на нем создается падение напряжения U_R5 = U¹ - U_бэо=4,3-0,7=3,6 В. Так как для транзистора VT3 U_бэз = U₀ - U_R5 = 3,9 - 3,6 = 0,3В, то он закрывается. Пренебрегая величинами токов I_K3 и I_б5, можно считать, что U_кз E_п= 5В. Поэтому U_вых2 Eп - U_бэ5 = 5 - 0,7 = 4,3В, что соответствует уровню логической единицы.

Учитывая падение напряжения на промежутке коллектор-эмиттер открытого транзистора VT1 получаем: U_к1 = U_R5 + U_кэо = 3,6 + 0,6 = 4,2 В.

Тогда U_вых1 = U_к1 - U_бэо = 4,2 - 0,7 = 3,5 В, что соответствует уровню логического нуля.

Таким образом, на выходе 2 реализуется логическая функция ИЛИ, на выходе 1 - ИЛИ-НЕ.

Оцените быстродействие ЛЭ ИЛИ-НЕ на МДП-транзисторах с динамической нагрузкой (рис. 3.3), Исходные данные для расчета: Е_П = 15 В, напряжение отсечки U₀ = 3 В, удельная крутизна характеристик активного и нагрузочного транзисторов В_А = В_Н = 0,5 мА/В², С_ЭКВ = 20 пФ.

Рисунок 3.3

Решение. Быстродействие ЛЭ определяется его временем включения и выключения. Пусть в исходном состоянии U_ВЫХ = E_П. После подачи отпирающего сигнала уровня "1" на один из активных транзисторов его ток стока достигает значения I_C = B_A/2[(E_П - U₀) - U₀]².

Емкость C_ЭКВ начинает разряжаться этим током, U_ВЫХ уменьшается. После перехода активного транзистора из пологой области в крутую начинает уменьшаться и I_C. Будем считать, что I_С = CONST, тогда

Подставляя исходные данные, получаем t_ВКЛ = 21520/0,5/(15-6)² 15 нc.

При поступлении запирающего сигнала уровня логического нуля (U⁰ = 0) ток I_C уменьшается до нуля. Активный транзистор запирается, а емкость С_ЭКВ заряжается от Е_П через нагрузочный транзистор VT3. Время выключения

t_ВЫКЛ = 2,2_ВЫКЛ=2,2,

где 1/(E-U₀)B_H - сопротивление канала нагрузочного транзистора.

Подставляя исходные данные, получаем t_ВЫКЛ 7 нc.

Определите минимальную амплитуду положительного импульса помехи U⁰_Nmin на входе U_ВХ1 ТТЛ-элемента (см. рис. 3.1), вызывающей отпирание транзистора VT1, считая, что до момента появления помехи U_ВХ1 = 0,2 В. U_ВХ2 = Е_К = 5 В.

Какую логическую функцию будет реализовывать двухвходовый ТТЛ-элемент И-НЕ, если один из входов будет свободным?

Выходы U_ВЫХ1 двух ЭСЛ-элементов соединены между собой. Какую логическую функцию реализует получившийся четырехвходовый ЛЭ? Как она изменится, если на выходе поставить инвертор?

Постройте схему на элементах И²Л, реализующую логическую функцию Y=(X1+Х2)(XЗ+X4). Определите для этой схемы величины сопротивления в цепи инжектора, t^0,1_зд, t^1,0_зд, t_{зд ср}. Исходные данные для расчета: Е_П = 3В, потребляемая мощность Р = 1mВт, паразитная емкость С_П = 1 пФ, h_21Э = 4, h₂₁ = 10 нс, напряжение база-эмиттер инжектора U_бэ = 0,6 В.

Определите, какую логическую функцию реализует КМОП-элемент ИЛИ-НЕ, если сигналу "0" соответствует напряжение Е_П, а сигналу "1" соответствует нулевое напряжение.

Примеры задач для домашних занятий

На входах ТТЛ-элемента (см. рис. 3.1) действуют сигналы уровня логической единицы. Определите величину входного тока I'_BX. Исходные данные для расчета: E_K = 5В, R₁ = 4 кОм, инверсный коэффициент усиления многоэмиттерного транзистора h_21б = 0,01, падения напряжения на открытых переходах транзистора U_бэ = U_бк = 0,7 В. Как изменится этот ток, если на другой вход поступит низкий уровень напряжения U⁰ = 0,2 В?

Решите задачу 3.4.2 при условии, что заземлена плюсовая шина.

Определите, при каких частотах переключения мощность, потребляемая инвертором на КМОП-транзисторах, будет равна мощности, потребляемой элементом ТТЛ. Исходные данные для расчета: E_П = 9В, С_ЭКВ = 10 пФ, длительность фронта переключающих импульсов t_ф = 10 нc, удельные крутизны n и p-канального транзисторов B_n = B_p = 300 мкА/В², пороговые напряжения U₀ = 3В. Считать для ТТЛ-элемента P_ПОТ = 1 мВт.

Выберите серию микросхем, которые можно использовать в имплантируемом электрокардиостимуляторе.

4. Комбинационные логические устройства

Цель занятия

Изучение принципов работа, методов построения и особенностей основных типов комбинационных логических схем; приобретение навыков реализации их на интегральных элементах и практического расчета параметров.

Указания к организации самостоятельной работы

Изучить принцип работы, структуры, логические схемы построения и возможные области применения шифраторов, дешифраторов, мультиплексоров, демультиплексоров, преобразователей кодов; ознакомиться с параметрами и характеристиками их микросхем [1;2;4, с.480-491; 9, с.112-134].

Контрольные вопросы и задания

1. На скольких прямых выходах четырехразрядного дешифратора может быть сигнал: а) уровня "0"?; б) уровня "1"?

2. Сколько входов должно быть у дешифратора с 16 выходами, чтобы он был: а) полным? б) неполным?

3. Сравните между собой три основные структуры дешифраторов: матричную (линейную), каскадную и пирамидальную.

4. Какой код установится на выходе шифратора с приоритетом, если активные уровни поступили одновременно на три входа?

5. Сколько выходов должен иметь восьмивходовый шифратор для преобразования десятичных чисел в двоичный код?

6. В каких случаях, каким образом строят пирамидальную (древовидную) схему мультиплексора или демультиплексора? Какие недостатки пирамидальных структур?

7. Какие особенности мультиплексоров на КМОП-схемах?

8. Как с помощью мультиплексора реализовать логическую функцию?

9. Чем отличаются преобразователи кодов с весовым и невесовым преобразованием? Где чаще всего используются преобразователи с весовым преобразованием?

10. Где используется преобразователь двоичного кода в код семисегментного индикатора? Сколько у него входов?

Примеры задач для аудиторных занятий

Построить синхронный четырехвходовый мультиплексор с прямым и инверсных выходом на основе логических элементов. Определить максимально допустимую задержку сигнала по адресным входам, если частота стробирующего сигнала 1 МГц. Как применить полученный мультиплексор для преобразования параллельного двоичного кода в последовательный? Нарисуйте соответствующие временные диаграммы. С помощью мультиплексора реализуйте логическую функцию f(X1, X2) = X1+X2.

Решение. Для коммутации входных сигналов используем элементы И DD1-DD4, объединенные цепью синхронизации С. Когда на С присутствует уровень логической 1, все элементы И открываются и могут коммутировать входные сигналы. Блокировка всех элементов, кроме одного, осуществляется сигналами на адресных цепях А₀ и А₁ в соответствии с таблицей:

А1	А0	Q
0 0 1 1	0 1 0 1	Д0 Д1 Д2 Д3

Рисунок 4.1

Инверторы DD5, DD6 формируют инверсии адресных сигналов.

Выбор одного из 4 возможных сигналов происходит элементом DD7 ИЛИ. Инверсия выходного сигнала осуществляется инвертором DD8 (Рис. 4.1,а).

Рассмотрим работу схемы. Пусть при С=1 А₀ = А₁ = 1. На всех управляющих входах DD4 оказывается уровень "1" и входной сигнал D₃ свободно проходит через DD4 и DD7 на выход. При этом на выходах DD1, DD2 и DD3 поддерживается уровень "0", обусловленный наличием уровня "0" инверсий и на одном из управляющих входов. При А₀ = А₁ = 0, уровень "0" присутствует на входах DD2-DD4. И только на трех управляющих входах DD1 присутствует уровень"1", обеспечивая прохождение сигнала D₀ на вход. И т.д. Условное графическое обозначение такого мультиплексора приведено на рис. 4.1,б.

При частоте стробирующего сигнала f=1 МГц и скважности (см. рис. 4.2), длительность разрешающего сигнала с = 0,5 мкс.

Рисунок 4.2

За это время сигнал адреса должен установиться на входах элементов И. Задержка адресного сигнала происходит в инверторах DD5, DD6. Поэтому t_{зад.инв.}< 0,5 мкс.

Параллельный четырехразрядный код, подаваемый одновременно всеми разрядами на входы D₀-D₃, может быть преобразован в последовательный код с помощью соответствующих адресных сигналов за 4 такта синхросигнала. При условии, что на входе D₀=1, D₁=0, D₂=D₃=1 и передача начинается с младшего разряда (D₀), последовательность сигналов будет иметь вид, представленный на рис. 4.3.

Следует отметить, что смена сигналов адреса должна происходить во время отсутствия разрешающего синхросигнала, чтобы исключить ложного срабатывания элементов.

Представим необходимую логическую функцию в виде карты Карно (рис.4.4,а).

Функция принимает единичное значение на наборах Х₁=1, Х₂=0 и Х₁=0, Х₂=1.

Подадим сигналы Х₁ и Х₂ на адресные входы мультиплексора. Т.к. комбинация адресных сигналов А₀=0, А₁=1 - к коммутации входа D₂, то на эти входы следует подать уровни логической единицы, а на остальные - уровни логического нуля. Схема представлена на рис. 4.4,б.

Рисунок 4.3

Рисунок 4.4

На рис. 4.5,а приведено условное обозначение микросхемы дешифратора 4х16 типа К155ИДЗ. Объясните назначение входов микросхемы. Как на ее основе построить дешифратор 5х32?



Рисунок 4.5

Решение. Микросхема имеет 4 входа D₀...D₃, два инверсных разрешающих входа V₀, V₁ и 16 инверсных выходов, пронумерованных от 0 до 15. Дешифратор является полным, так как при числе разрядов n = 4 число выходов m = 16 (m = 2ⁿ). Если на обоих разрешающих входах поддерживается уровень "0", микросхема работает как дешифратор. Уровень "1", поданный на любой из разрешающих входов, приводит к появлению уровня "1" на всех выходах независимо от состояния входов.

Чтобы получить дешифратор 5х32, необходимо сигнал старшего разряда подать на разрешающий вход первого дешифратора и через инвертор - на разрешающий вход второй микросхемы. Одноименные входы дешифраторов следует объединить. Тогда до тех пор, пока в старшем разряде сохраняется уровень "0", работает первый дешифратор. При появлении в старшем разряде уровня "1" блокируется уже первый дешифратор, а дешифрацию входного сигнала осуществляет второй дешифратор, Для управления работой 5-разрядного дешифратора разрешающие входы V₁ объединяются. Схема построенного дешифратора приведена на рис. 4.5,б.

Постройте каскадный дешифратор 4х16 на сдвоенном дешифраторе 2х4. Определите время задержки полученного дешифратора, если время задержки сдвоенного дешифратора t_з1 = 12 нс, а t_зЛЭ = 8 нс.

Решение. Разобъем входное четырехразрядное число X0,X1,X2,X3 на два двухразрядных подчисла: Х0, X1 и X2, X3. Каждое из этих подчиcел подадим на вход дешифратора 2х4. Выходные сигналы запишутся как минтермы следующим образом:

Y0'=; Y1'= X0; Y2'= X1; Y3'= X0X1;

Y0''= ; Y1''= X2; Y2''= X3; Y3''= X2X3.

Представим выходные сигналы дешифратора 4х16 логическими функциями, используя в качестве аргументов выходные сигналы дешифраторов 2х4 (они образуют 1-й каскад):

Y0==Y0'Y0''; Y1= X0=Y1'Y0'';

Y2=X1=Y2'Y0''; ...Y15=X0X1X2X3=Y3Y3''.

Эти логические операции выполним с помощью элементов И во втором каскаде. Схема полученного дешифратора изображена на риc. 4.6. Для управления работой используются объединенные входы V.

Рисунок 4.6

Общее время задержки равно сумме задержек в каждом каскаде, т.е. t_з = t_з1 + t_зЛЭ = 12 + 8 =20 нс.

Каскадные дешифраторы имеют меньшее быстродействие, чем линейные.

Постройте клавиатурный шифратор с приоритетом для преобразования десятичных чисел от 0 до 7 в двоичный код на основе шифратора без приоритета. Функция приоритета выполняется таким образом, что если на входах шифратора появятся несколько сигналов высокого уровня, то выходной двоичный код будет соответствовать старшему номеру входа. Определите максимальную задержку такого шифратора, если задержка шифратора без приоритета t_з1 = 15 нс, t_зЛЭ = 5 нс.

Решение. Приоритетный шифратор построим на основе простого шифратора, предварительно преобразовав входной код "n из 8" в код "1 из 8". Обозначим входные переменные через X0,...,X7, а выходные переменные преобразователя "1 из 8" - через Y0,...,Y7. Входная переменная X7 имеет максимальный приоритет, поэтому не зависит от других входных переменных: Y7=X7. Любая другая переменная Y принимает значение "1", если X_i = 1 и ни одна из "старших" переменных не равна единице, т.е. Y6=X6X7; Y5=X5();...Y0=X0().

Так как к клавиатурному шифратору не предъявляются жесткие требования по быстродействию, то преобразователь кода "n из 8" в "1 из 8" можно выполнить по итерационному принципу. В такой схеме сигнал приоритетного запрета распространяется от старшего входа к младшему через последовательно соединенные элементы ИЛИ. Схема шифратора с приоритетом изображена на рис. 4.7.

Так как сигнал приоритетного запрета распространяется последовательно, то максимальная задержка установки выхода D₀:

t_зmax = 6t_зЛЭ + 2t_зЛЭ + t_з1 = 85 + 15= 55 нс.

Постройте восьмивходовый мультиплексор на четырехвходовых мультиплексорах К155КП2. Определите время задержки полученного мультиплексора, если микросхема К155КП2 обладает задержкой 20 нс.

Решение. Для увеличения числа входов используем пирамидальную (древовидную) структуру. Так как число входов должно быть равно восьми, достаточно использовать два каскада мультиплексоров. Два младших разряда адреса подадим на адресные входы мультиплексоров первого каскада, старший разряд адреса - на младший разряд адреса мультиплексора второго каскада. Схема мультиплексорного дерева изображена на рис. 4.8. Общее время задержки t_з = 2t_з1 = 40 нс.

На рис. 4.9 приведено условное обозначение микросхемы шифратора К155ИВ1. Объясните, как работает эта схема и какое назначение ее входов и выходов?

На основе дешифратора с прямыми выходами предложите схемы, реализующие следующие логические функции: а)Y(X1,X2,X3) = 01011100; б)Y(X1,X2,X3) = 11010011; в)Y(X1,X2,X3) = **1011*0; г)Y(X1,X2,X3) = *1011000.

Постройте преобразователь кода 8421 в код 2421 на микросхемах КР531ЛА16 (два четырехвходовых элемента И-НЕ). Определите величину максимальной задержки преобразования.

Реализуйте мультиплексор 48х1 на интегральных микросхемах K155КП5. Сколько каскадов необходимо для его построения?



Рисунок 4.7

Рисунок 4.8

Сколько разрядов должен иметь код адреса? Как соединяются адресные входы первого и последующих каскадов?

Примеры задач для домашних занятий

Постройте на микросхемах КР531ЛА16 преобразователь кода 8421 в семисегментный код для управления семисегментным жидкокристаллическим индикатором.

При каких условиях микросхема К155ИД4 (рис. 4.10) может быть использована как дешифратор, а при каких - как демультиплексор?

Постройте демультиплексор 1х32 на демультиплексорах 1х4 и 1х8.

На рис. 4.11 приведено условное обозначение микросхемы мультиплексора-селектора К561КП1. Объясните, для чего служит эта микросхема, назначение ее входов и выходов. В каких режимах она может работать?

5. Последовательностные цифровые устройства

Цель занятия

Изучение свойств и особенностей построения последовательных логических схем; привитие навыков практического расчета их параметров и синтеза на базе современных интегральных схем.

Указания к организации самостоятельной работы

Изучить основные разновидности триггеров, их таблицы переключений и схемы на ЛЭ; двоичные счетчики; регистры [1;2;5,c.46I-480]. По справочнику ознакомиться с условными графическими обозначениями, назначением входов, параметрами и характеристиками интегральных схем триггеров, счетчиков, регистров (серии 500, К555, 564) [8, с. 44-45 104, 137].

Контрольные вопросы и задания

1. Приведите условные графические обозначения основных разновидностей триггеров в интегральном исполнении, их таблицы переключений и объясните назначения входов.

2. Приведите схемы основных разновидностей триггеров на ЛЭ.

3. В чем различие между синхронными триггерами, управляемыми уровнем тактирующего сигнала, и синхронными триггерами с внутренней задержкой? В каких случаях используются указанные типы триггеров?

4. Как построить Т-триггер на основе RS-, D-, JK -триггера?

5. Какие изменения необходимо внести в схему триггера с внутренней задержкой, чтобы изменить фронт тактирующего сигнала, по которому осуществляется переключение триггера?

6. Как построить суммирующий, вычитающий и реверсивный счетчики на JK-триггерах?

7. Как построить счетчик c произвольным коэффициентом пересчета?

Примера задач для аудиторных занятий

Нарисуйте временные диаграммы выходного сигнала RS-триггера с прямыми входами, если: а) триггер асинхронный; б) триггер синхронный. Временные диаграммы входных сигналов приведены на рис. 5.1,а. Инерционностью RS-триггера пренебречь. Исходное состояние триггера - нулевое.

Решение. Для построения временных диаграмм выходного сигнала воспользуемся таблицей переключения RS-триггера с прямыми входами. Необходимо отметить, что на 7-м такте входных сигналов поступает запрещенная комбинация R=S=1. В течение

Рисунок 5.1

этого времени Q = = 0. Так как на 8-м такте сигнал на S-входе принимает значение 0, то происходит изменение уровня только на инверсном заходе. В случае синхронного триггера изменение состояние триггера возможно только при С = 1. При поступлении заданной комбинации С = 0, поэтому триггер на нее не реагирует. Временные диаграммы асинхронного и синхронного триггеров приведены на рис. 5.1, б и 5.1, в соответственно.

Реализуйте асинхронный RS-триггер с прямыми входами на микросхемах К155ЛА1 (два четырехвходовых элемента И-HЕ в одном корпусе), составьте структурную схему и определите необходимое число корпусов микросхем и максимальную рабочую частоту, если среднее время задержки одного ЛЭ 50 нс.

Решение. Работа асинхронного RS-триггера с прямыми входами описывается следующим логическим выражением: Q = SVQ₀, где Q₀ - текущее состояние триггера. Воспользовавшись правилом де Моргана и свойством инверсии, преобразуем его к виду:

.

Таким образом, необходимо иметь инверсии входных сигналов , S и с помощью двухвходных элементов И-НЕ реализовать функции и . Структурная схема такого триггера приведена на рис. 5.2,а.

Чтобы построить триггер необходимо два корпуса микросхемы К155ЛА1. Для получения инверторов входных сигналов входы двух элементов И-НЕ следует объединить. Схема триггера на микросхеме К155ЛА1 приведена на рис. 5.2,б.

Так как элементы ДД1 срабатывают одновременно, а элементы ДД2 при переключении - последовательно, то общее время задержки переключения t_зад = 3t_задЛЭ = 150 нс. Тогда максимальная частота входного сигнала f_max = 1/t_зад 6,7 МГц.

Постройте синхронный четырехразрядный двоичный суммирующий счетчик с последовательным переносом на микросхемах серии K531. Определите состояние его выходов после поступления на вход 45 импульсов. Исходное состояние счетчика - нулевое. Найдите максимальную частоту счета.

Рисунок 5.2

Решение. Используем для построения счетчика микросхему К531ТВ9П и К531ЛИ1П. Это два JК-триггера в одном корпусе с дополнительными входами установки логических 0 и 1 и четыре двухвходовых элемента И в одном корпусе соответственно. Так как счетчик четырехразрядный, то необходимо использовать два корпуса микросхемы К531ТВ9П и один корпус К531ЛИ1П. Схема счетчика имеет вид, представленный на рис. 5.3.

Коэффициент пересчета такого счетчика 2⁴ = 16, т.е. каждый 16-й импульс устанавливает все разряды в нулевое состояние. Поэтому после поступления 45 импульсов на выходах счетчика устанавливаются логические уровни, соответствующие двоичному коду числа 13 (45-2 16-13), т.е. а₀ = 1, а₁ = 0, а₂ = 1, а₃ = 1.

Сигнал переноса в схеме формируется последовательно, поэтому максимальная величина задержки сигнала t_зад.т = (n-2)t_зад.nэ, где n - число разрядов счетчика. Подставляя значение t_зад.nэ = 7,5 нс, получаем t_{зад т.} = 15нс. Тогда максимальная частота счета f_max 67 МГц.

Рисунок 5.3

На рис. 5.4,а приведено условное изображение микросхемы 564ИР2. Какие основные операции может выполнять эта схема и какое назначение входов и выходов? Как нужно соединить входы и выходы микросхемы при наращивании разрядности регистра? Сколько корпусов микросхем 564ИР2 необходимо для хранения двоичного числа 1001101110?

Рисунок 5.4

Решение. Это сдвоенный четырехразрядный статический регистр сдвига на КМОП-структурах с последовательным вводом и параллельным выводом информации. Управление осуществляется передним фронтом тактирующего импульса (при переходе из 0 в 1). Вход D - информационный, С - тактовый, R - сброса регистра в нуль. При наращивании разрядности регистра входы и выходы соединяются так, как показано на рис. 5.4,б.

Для хранения 10-разрядного числа необходимо два корпуса микросхем (один полный и 1/4 второго).

Постройте на ЛЭ 2И-2ИЛИ-НЕ (К531ЛР11П) асинхронный триггер. Определите максимальную рабочую частоту триггера, если t_зад.nэ 5,5 нс.

Нарисуйте временную диаграмму выходного сигнала, если: а) частота синхроимпульсов увеличится в два раза; б) частота синхроимпульсов уменьшится в два раза (см. условие задачи 5.4.1).

На рис. 5.5 приведено условное обозначение DV-триггера с внутренней задержкой. Как следует подключать его входы, чтобы получить: а) асинхронный Т-триггер; б) синхронный Т-триггер?

На рис. 5.6 приведено условное обозначение микросхемы К155ИР1. Какие операции она может выполнять и каким фронтом тактирующего импульса осуществляется управление микросхемой?

Расскажите о микросхемах, условное обозначение которых приведено на рис. 5.7. Чем они различаются? Как соединить входы и выходы счетчиков на микросхемах К155ИЕ6 (рис. 5.7,а) при последовательном наращивании разрядности? Как соединить входы и выходы счетчиков К155ИЕ7 (рис. 5.7,б) при параллельном наращивании разрядности?



Рисунок 5.7

Примеры задач для домашних занятий

Реализуйте тактируемый D-триггер с прямым тактовым входом на микросхемах K155ЛA3 (четыре двухвходовых элемента И-НЕ в одном корпусе). Используйте минимальное количество корпусов. Определите максимальную рабочую частоту, если среднее время задержки одного ЛЭ 40 нс.

На рис. 5.8 приведено условное обозначение микросхемы К155ТВ1. Какие функции она реализует и какое назначение ее входов? Как необходимо соединить входы, чтобы она выполняла роль: а) синхронного Т-триггера; б) асинхронного RS-триггера; в) синхронного RS-триггера?

Рисунок 5.8

Постройте двоичный счетчик со схемой сброса с коэффициентом пересчета К_ПЕР = 10 на микросхемах серии K531. Определите состояние выходов счетчика при поступлении на его вход 29 импульсов. Найдите максимальную частоту счета.

Список литературы

1. Угрюмов Е.П. Цифровая схемотехника. - СПб: БХВ-Петербург, 2001. -528 с.

2. Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. -М.: Мир, 2001. -379 с

3. Гутников B.C. Интегральная электроника в измерительных устройствах. - Л.: Энергоатомиздат, 1988. - 304 с.

4. Преснухин Л.Н. и др. Расчет элементов цифровых устройств: Учеб. пособие. - М.: Высш. шк., 1991. - 526 с.

5. Ерофеев Ю.Н. Импульсные устройства. - М.: Высш. шк., 1989. -527 с.

6. Расчет электронных схем. Примеры и задачи /Г.И.Изъюрова, Г.В.Королев, В.А.Терехов и др. -М.: Высш. шк.,1987. - 335 с.

7. Скаржепа В.А., Сенько В.И. Электроника и микросхемотехника: Сб. задач. - Киев: Вища шк., 1989. - 232 с.

8. Цифровые и аналоговые интегральные микросхемы: Справочник /С.В.Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др. - М.: Радио и связь, 1990. - 496 с.

9. Зубчук В.И., Сигорский В.П., Шкуро А.Н. Справочник по цифровой схемотехнике. - Киев: Техника, 1990. - 448 с.

Размещено на Allbest.ru