Делитель частоты для ритмокардиометра

Цифровой счетчик импульсов: общая характеристика и принцип действия. Проектирование в программе Electronics Workbench структурной и электрической схем делителя частоты на 1200 для измерения частоты сердечных сокращений в цифровом ритмокардиометре.

Рубрика Коммуникации, связь, цифровые приборы и радиоэлектроника
Вид курсовая работа
Язык русский
Дата добавления 13.04.2014
Размер файла 936,5 K

Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже

Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.

Размещено на http://www.allbest.ru/

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ УКРАИНЫ

ХАРЬКОВСКИЙ НАЦИОНАЛЬНЫЙ УНИВЕРСИТЕТ

РАДИОЭЛЕКТРОНИКИ

Кафедра БМЭ

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

к курсовой работе

по дисциплине: «Цифровая схемотехника»

на тему: «Делитель частоты для ритмокардиометра»

Харьков 2003

РЕФЕРАТ

Пояснительная записка: с., рисунков, таблицы, источника, приложения.

Объект исследования: счётчик-делитель с большим коэффициентом деления.

Цель курсовой работы - является разработка схемы счётчика-делителя частоты на 1200.

Счётчик-делитель строится на базе элементов ТТЛ логики. Моделирование проводилось при помощи программы Electronics Workbench 5.12.

СЧЁТЧИК, ЧЕТЫРЕХВХОДОВЫХ, ТРИГГЕР, КОЭФФИЦИЕНТ ДЕЛЕНИЯ, РАЗРАБОТКА, МОДЕЛИРОВАНИЕ

ВВЕДЕНИЕ

цифровой счетчик импульс ритмокардиометр

В цифровой микросхеме простейшие логические операции осуществляются с помощью логических элементов. В начале развития микроэлектроники каждая микросхема содержала обычно всего один логический элемент. По мере развития технологии на кристалле микросхемы стали размещать наборы таких элементов, а затем соединять их в логические структуры. При этом принципиальная схема логического элемента не менялась.

Однако с течением времени импульсные параметры микросхемы оказывались недостаточными и приходилось расширять диапазоны быстродействия, экономичность и помехоустойчивость микросхем за счет новой принципиальной схемы логического элемента. За четверть века последовательно сменилось около десятка таких схем. Чтобы их можно было легко различать, им присваивали сокращенные условные обозначения. В обозначении, как правило, присутствует буква Л -- начальная от слова логика. Этим словом в свое время условно назвали цифровой ключ.

Устройство элемента резисторно-транзисторной логики, сокращенно РТЛ, отображает наличие в схеме компонентов: резисторов и переключательного транзистора. В 60-х годах микросхемы РТЛ довольно широко выпускались в гибридном толстопленочном исполнении.

На этапе ламповых ЭВМ широко использовалась логика со входными диодами. В транзисторном варианте она называется ДТЛ-диодно-транзисторная логика. Он имеет как бы обратный способ действия по сравнению с РТЛ

После перехода к широкому выпуску интегральных полупроводниковых микросхем ДТЛ довольно быстро выяснилось, что для улучшения электрических параметров цифровых микросхем выгоднее заменить матрицу диодов многоэмиттерным транзистором. Поэтому название ДТЛ трансформировалось в ТТЛ, т. е. транзисторно-транзисторная логика. Одно время существовало сокращение Т2Л, но оно не привилось (в отличие от названия более поздней интегральной инжекционной логики, сокращенно И2Л, для которой не было принято сокращение ИИЛ).

1 АНАЛИТИЧЕСКИЙ ОБЗОР

Цифровым счетчиком импульсов называют цифровой узел, который осуществляет счет поступающих на его вход импульсов. Результат счета формируется счетчиком в заданном коде и может сохраняться требуемое время

Счетчики с последовательным переносом

Счетчики строят на основе триггеров. На рис. 1.1.а показан простейший счетчик на трех Т-триггерах, который называют счетчиком с последовательным переносом. Порядок смены состояний показан на диаграммах (рис.1.1.6). В качестве исходного принято состояние с нулевым уровнем на выходах всех триггеров р! = ()2 = (}3 = 0. Приход каждого нового импульса по входу «Такт» увеличивает цифровой код 01-02-РЗ на едини цу, т. е. 000, 001, 010, 011 и т. д. (двоичный код).

рис.1.1-счетчик на Т-триггерах

Очевидно, что такой счетчик имеет 23 = 8 состояний. На временных диаграммах видно, что изменение состояния счетчика происходит с некоторой задержкой 13 относительно изменения состояния на входе или на предыдущем разряде счетчика. На третьем разряде задержка становится утроенной. Эта нарастающая с числом разрядов задержка является, недостатком счетчиков с последовательным переносом. Поэтому, несмотря на простоту, их применение ограничено цифровыми устройствами с небольшим числом разрядов.

Счетчики с параллельным переносом. Широко применяемым способом повышения быстродействия является возможность одновременного (параллельного) формирования сигналов переноса для всех разрядов. . Достигается это введением логических элементов И (рис.1.2) через которые тактовые импульсы поступают сразу на входы всех разрядов счетчика. При этом на второй разряд счетчика тактовый импульс поступает при логической I на выходе первого разряда, на третий разряд -- при логической 1 на выходах первого и второго разрядов и т.д.

Рис.1.2 счетчик с параллельным переносом сигналов

Задержка срабатывания на последнем триггере такая же, как и на первом. Этот счетчик называется счетчиком с параллельным переносом. Недостаток такого счетчик;! -- наличие дополнительных элементов И, причем число входов этих элементов нарастает от разряда к разряду.Описанные выше счетчики-- однонаправленные, двоичный код на их выходах нарастает от импульса к импульсу. На практике часто нужны счетчики, которые считают импульсы не только с нарастанием кода, но и с убыванием, причем в одном счетчике может быть и прямой счет, и обратный. Такие счетчики называют реверсивными.

Реверсивный счетчик

Схема реверсивного счетчика на Т-триггерах показана на рис. 8.3. Для счетных импульсов предусмотрены два входа: «+1» -- на суммирование, «--1» -- на вычитание. Перед счетным входом каждого триггера установлена логическая схема 2хН И-ИЛИ, где N -- число входов элемента И в N-N1 разряде счетчика. Логическая схема является двух-позиционным переключателем, управляемым прямым или инверсным выходом предыдущего триггера: при «I» на прямом выходе счетчик отсчитывает тактовый импульс с шины «+1» (если он поступает), при «1» на инверсном выходе -- тактовый импульс с шины «--1». Элементы И ВО7, ВО8 формируют сигналы переноса («>7», «<0») -- на выходе «>7» тактовый импульс появляется при кодовом состоянии 111 и наличии тактового импульса на шине «+1», на выходе «<0» тактовый импульс появляется при кодовом состоянии 000 и наличии тактового импульса на шине «--1». Современный цифровой счетчик в микросхемном исполнении имеет множество различных сервисных входов и выходов. Прежде всего это вход установки нулевого состояния К. При подаче импульса на этот вход состояние всех разрядов счетчика обнуляется. В ряде микросхем счетчиков имеется возможность установить любое кодовое состояние счетчика. Для этого предусмотрены информационные входы О1, 02...Оп и вход разрешения записи (в различных типах счетчиков его маркировка различна, например, в микросхемах К155ИЕ6, К155ИЕ7 он обозначается С). При подаче двоичного кода на входы О и импульса записи на вход С в счетчик записывается указанный код. Использование входов К, О, С позволяет построить счетчики с произвольным коэффициентом пересчета. В счетчике используются два механизма:

1. Счетчик считает до определенного кодового состояния V и по достижении его сбрасывается в нуль. Схема такого счетчика для V = 1101 (т.е. 13) показана на рис. 1.3. Выходы 01, 03 и 04 в соответствии с двоичной записью числа V подключаются к трехвходовому элементу И, и при совпадении логических 1 на входах элемента на его выходе также появляется логическая I и счетчик ОВ1 сбрасывается в нуль. Коэффициент пересчета определяется комбинацией выходов,подключаемых к элементу И.

2. В счетчик заносится определенное кодовое состояние 2 и счет выполняется до переполнения счетчика. С выхода переполнения «>15» или от перепада напряжения на старшем разряде формируется импульс записи числа 2, подаваемый на вход С. На рис. 1.4 2 = 0011 (т.е. 3). Коэффициент пересчета в таком случае равен 2Р< -- 2, где N -- число разрядов счетчика. Для примера рис. 8.4 N = 4, т. е. 2К = 16 и коэффициент пересчета равен 16 -- 3 = 13

рис1.3 реверсивный счетчик

Рис 1.4 счетчик с произвольным коэффициентом пересчета с использованием элемента И

2. ПРОЭКТИРОВАНИЕ СХЕМЫ

В данной курсовой работе разрабатывается цифровой счётчик-делитель.

Делитель выполнен на 12 разрядном двоичном счетчике, включенном таким образом что коэффициент пересчета равен 600.На его входе стоит преобразователь входных импульсов из синусоидальных в прямоугольные на основе транзистора КТ315Б.Сигнал поступает на вход счетчика 4040,при этом на выходе 4-х входового элемента И присутствует логический нуль,до тех пор пока на всех его входах не появится единица,а это произойдет лишь в том случае,когда на конкретных выходах счетчика будут уровни логической единицы,т.е на выходе сформируется двоичный код соответствующий числу 600.В это время на выходе 4-х входового элемента И появится единица разрешающая переключение триггера и одновременно сбрасывающая счетчик в исходное состояние,начиная при этом новый цикл подсчета.

В качестве счетчика использован 12-ти разрядный двоичный счетчик 4040 фирмы PHILIPS и 4-х входового элемента И-7421,D-триггер представлен советской микросхемой К555ТМ2.Все микросхемы выполнены в керамических корпусах.

Электрическая принципиальная схема приведена в ПРИЛОЖЕНИИ А.

3. ПРОВЕРКА СХЕМЫ НА ЭВМ

Работа одновибратора проверяется с помощью программы Electronics Workbench.

Пакет программ Electronics Workbench представляет собой средство для моделирования электронных схем, проведения эксперимента и получения результатов работы собранных моделей. Пакет имеет простой в использовании графический интерфейс, облегчающий работу со схемами. К дополнительным функциям пакета относятся возможность введения новых базовых элементов, возможность сохранения и последующего чтения собранных схем и показаний приборов, режим печати схемы и результатов ее работы.

Результаты работы счётчика-делителя приведены в ПРИЛОЖЕНИИ Б.

ЗАКЛЮЧЕНИЕ

В результате выполнения данной курсовой работы были проанализированы существующие аналогичные устройства, разработаны структурная и электрическая принципиальная схемы делителя частоты на 1200 для измерения ЧСС в цифровом ритмокардиометре, выбрана соответствующая современная элементная база.

Схема транзисторного преобразователя синусоидального сигнала с частотой сети 50 Гц в прямоугольный содержит ограничительный стабилитрон и обеспечивает согласование по уровням сигналов аналоговой и цифровой частей делителя частоты. Рассчитаны параметры элементов схемы преобразователя.

Предлагаемый делитель частоты построен на основе двоичных счетчиков. Разработанная схема делителя состоит из преобразователя синусоидального сигнала в прямоугольные импульсы,12-ти битного двоичного счётчика,который осуществляет прямой подсчет импульсов от датчика пульса,а так же трёх элементов логического умножения и одного триггера.

Проведен анализ и построены временные диаграммы работы делителя частоты.

Для проверки правильности функционирования предложенного варианта делителя частоты промоделирована его работа с помощью программы Worck bench. Результаты моделирования приведены и совпадают с результатами проведенного анализа.

Таким образом, разработанное устройство полностью соответствует требованиям технического задания.

ПЕРЕЧЕНЬ ССЫЛОК

1 Шило В.Л. Популярные цифровые микросхемы: Справочник.-- Челябинск: Металлургия, Челябенское отделение, 1988.-- 352 с.

2 Справочник по цифровой схемотехнике / В.И. Зубчук, В.П. Сигорский, А.Н. Шкуро. - К.: Техника, 1990. - 448с.

3 Справочник по микроэлектронной технике С74 /В.Н. Яковлев,В.В. Воскресенский , С.И. Мирошниченко и др. - К.: Техника, 1983.-359., ил.- Библиогр.: с. 353-356.

ПРИЛОЖЕНИЕ А

ПРИЛОЖЕНИЕ Б

Рис.2 Временная диаграмма работы счетчика-делителя

Размещено на Allbest.ru


Подобные документы

  • Параметры делителя частоты. Теоретическое обоснование схемного решения. Асинхронный двоичный счетчик в качестве делителя частоты. Упрощенная структурная схема делителя. Ввод коэффициента деления. Составление электрической принципиальной схемы устройства.

    курсовая работа [1,2 M], добавлен 08.01.2013

  • Разработка структурной схемы проектируемого модуля. Описание генератора опорной частоты, подбор делителя частоты, мультиплексора. Общая погрешность коммутации сигналов. Моделирование работы счетчиков–делителей в среде Electronics Workbench 5.12.

    курсовая работа [1,0 M], добавлен 15.06.2011

  • Принципы построения делителя частоты цифровых сигналов, составные части асинхронного и синхронного счетчиков. Разработка и обоснование функциональной схемы устройства. Расчет элементов, выходных параметров схемы, однополярного блока питания для счетчика.

    курсовая работа [1,0 M], добавлен 28.06.2012

  • Цифровой делитель частоты: сущность и предназначение. Разработка функциональной и принципиальной схемы устройства. Определение источника питания для счетчика, гальванической развязки и операционного усилителя. Расчет устройств принципиальной схемы.

    курсовая работа [1,8 M], добавлен 24.09.2012

  • Принцип работы делителя частоты импульсов на 5 (JK-триггер). Синхронный недвоичный счетчик (на JK-триггерах). Сдвигающий регистр (на D-триггерах). Скремблеры с начальной установкой и самосинхронизирующиеся. Генератор псевдослучайной последовательности.

    реферат [1,0 M], добавлен 24.12.2010

  • Логическое, схемотехническое и топологическое проектирование делителя частоты с переменной скважностью выходного сигнала, маршрут его изготовления. Разработка технологического маршрута изготовления КМОП ИС. Электрохимическое осаждение плёнок пермаллоя.

    дипломная работа [2,5 M], добавлен 26.07.2017

  • Понятие и назначение усилителя низкой частоты. Разработка и расчет принципиальной схемы. Проектирование усилителя низкой частоты, состоящего из двух каскадов и RC-цепочки связи. Анализ работы схемы при помощи программы Electronics Workbench Version 5.12.

    курсовая работа [1,0 M], добавлен 27.08.2010

  • Способы и методы измерения частоты, их характеристика. Типы индикаторов и проектирование принципиальной электрической схемы блока индикации. Разработка предварительного делителя частоты. Алгоритм работы микропроцессора и конструктивное решение прибора.

    дипломная работа [1,0 M], добавлен 09.07.2013

  • Принципы работы счетчика двоичных чисел, методика синтеза счетчиков-делителей. Построение функциональной и принципиальной схем. Схема счетчика-делителя с коэффициентом деления 48. Применение счетчиков на интегральных схемах со средней степенью интеграции.

    курсовая работа [295,0 K], добавлен 14.11.2017

  • Принцип работы, структурная схема и дополнительные возможности прямых цифровых синтезаторов частоты (DDS). Сравнительные характеристики синтезаторов DDS и синтезаторов частоты с косвенным синтезом (ФАПЧ). Применение сдвоенных синтезаторов частоты.

    реферат [102,4 K], добавлен 15.01.2011

Работы в архивах красиво оформлены согласно требованиям ВУЗов и содержат рисунки, диаграммы, формулы и т.д.
PPT, PPTX и PDF-файлы представлены только в архивах.
Рекомендуем скачать работу.