Последовательный ввод цифровой информации

Размещено на http://www.allbest.ru/

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РЕСПУБЛИКИ КАЗАХСТАН

Управление образования Восточно-Казахстанской области

КГКП «Колледж радиотехники и связи» города Семей

Курсовая работа

Предмет: Микросхематехника

Тема: Последовательный ввод цифровой информации

Преподаватель

Макеев Б.К.

Загороднев Александр

г. Семей - 2013 г.

Задание

Разработать принципиальную электрическую схему устройства последовательного ввода цифровой информации по структурной схеме (Рис.1).

Рис.1

Таблица 1

1. Разработка принципиальной схемы шифратора

(Рис 2.)

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением:

где n -- число входов ,m -- число выходов.

1.1 Определяем количество входов шифратора, так как количество вводимых цифр равно 14 то и количество входов равно 14. А так как наибольшая вводимая цифра кодируется четырёхразрядным кодовым словом то и количество выходов будет равна четырём.

1.2 Составляем таблицу истинности шифратора.

Таблица 2.

1.3 Для каждого выхода шифратора записываем СДНФ.

=VVV

=VVV

=VV

=VV

1.4 Подбираем микросхемы и составляем перечень элементов.

Таблица 3.

1.5 Принципиальная схема шифратора в базисе ИЛИ (рис. 3)

Рис.3

1.6 Переходим к базису И -НЕ.

Поясняю: Что бы перейти в базисный элемент И-НЕ применяем 2 закона:

А) Закон двойного отрицания

Б) Закон Дэморгана

Принимая эти 2 закона я получил следующее:

1.7 Принципиальная схема шифратора в базисе И -НЕ(рис. 4)

Рис. 4

1.8 Подбираем микросхемы и составляем перечень элементов.

Таблица 4.

Я выбрал микросхемы К555ЛА1 так как она отлично подходит для шифратора моего типа , микросхема содержит в себе элемент 8И-НЕ , при этом величина аппаратных затрат составила : W=4, а максимальное время задержки составила: Т=1* 20 Н.сек.=20 наносекунд.

1.9 Строим схему шифратора в базисе И -НЕ. (рис. 5)

Рис. 5

2. Разработка принципиальной электрической схемы счётчика

2.1 Определяем количество триггеров в счётчике, количество счётных входов и выходов

Из соотношения количество триггеров n-4 , поэтому счётчик будет иметь 4 выхода, так как счётчик работает только в одном режиме - суммирования, то и счётный вход у него будет то же один.

2.2 Составляем таблицу истинности счётчика

Таблица 5.

2.3 Определяем порядок заполнения карт Вейча

2.4 Для всех входов D триггера заполняю карты Вейча и произвожу минимизацию

2.5 Для входов D всех триггеров записываем СДНФ ,переходим к Базису И-НЕ и Определяем требуемое количество элементов

2.6. Подбираем микросхемы и составляем перечень элементов

Таблица 6

Величина аппаратных затрат составила :

W=1+1/3=4/3

Максимальное время задержки составила:

Т=1* 20 Н.сек.=20 наносекунд.

2.7 Строим принципиальную схему суммирующего счётчика в базисе И-НЕ (рис. 6)

Рис. 6

2.8 Строим схему суммирующего счётчика в базисе И-НЕ (рис. 7)

Рис 7.

3. Подбор микросхемы регистра

3.1 Регистр должен принимать информацию от шифратора четырёхразрядным кодом «7421» в параллельной форме ,а выдавать в последовательной форме. Эти функции может выполнять микросхема четырёх разрядного регистра К555ИР11 (рис. 6)

Рис. 6

3.2 Временная диаграмма для вывода из четырёх разрядного универсального регистра К555ИР11 ,кодовое слово “0001”

Рис. 7

4. Подбор микросхемы ОЗУ

4.1 Рассчитываем требуемую разрядность, количество ячеек и информационную ёмкость ОЗУ. шифратор электрический озу счётчик

Разрядность ОЗУ: n=4 ,так как информация вводится 4-х разрядным кодом “7421” количество ячеек ОЗУ : N=7 информационная ёмкость ОЗУ составляет M=n*N=7*4=28 бит= 3,5 байт.

4.2 По указанным требованиям я выбрал микросхему ОЗУ КР531РУ8П.(рис. 8)

Рис. 8

Список литературы

1. Хоровиц П., Хилл У. Искусство схемотехники. изд-е 5. - М.: Мир, 1998.

Размещено на Allbest.ru