Расчёт цифрового логического автомата
Обзор этапов проектирования цифровых логических автоматов. Рассмотрение аппаратного способа реализации алгоритмов. Разработка функциональной схемы. Построение монтажных схем. Расчёты с применением вычислительной техники с использованием САПР.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | курсовая работа |
| Язык | русский |
| Дата добавления | 06.02.2014 |
| Размер файла | 475,3 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Министерство образования и науки Российской Федерации
Государственное образовательное учреждение
высшего профессионального образования
«Ивановский Государственный энергетический университет
им. В.И. Ленина»
Кафедра электроники и микропроцессорных систем
Пояснительная записка к курсовой работе на тему:
«Расчёт цифрового логического автомата»
по дисциплине Моделирование систем
ИВАНОВО 2014
Содержание
Введение
- Задание к курсовой работе
- Синтез структурной комбинационной схемы управления
- Синтез схемы индикации
- Синтез управляющего генератора на программируемых устройствах
- Список использованной литературы
- Введение
- Логический автомат - это устройство, автоматически выполняющее некоторые функции, для задания которых используется аппарат алгебры логики. Процесс проектирования цифровых логических автоматов выполняется в несколько этапов и носит итерационный характер. На этапе системного проектирование по заданным требованиям составляется алгоритм функционирования устройства и разрабатывается состав блоков, структура их соединений и общий алгоритм функционирования каждого блока. С учетом учебной направленности курсового проектирования будет рассматриваться только аппаратный способ реализации алгоритмов, а структурная схема будет использоваться в готовом виде.
- При аппаратном способе реализации алгоритмов на этапе логического проектирования разрабатываются функциональные схемы каждого из блоков, проводятся необходимые расчёты по синтезу схем и готовится материал для следующего этапа - технического проектирования, то есть построения принципиальных и монтажных схем. Этапы логического и технического проектирования сопровождаются расчётами при анализе и синтезе схем и, как правило, проводятся с применением вычислительной техники с использованием САПР.
- Синтез структурной комбинационной схемы управления
- расчет цифровой логический автомат
- Синтез КСУ осуществим методом минимизирующих карт Карно.
- По заданным функциям Ф1, Ф2, Ф3 составим соответсвующую им таблицу истинности.
- Синтез схемы индикации
- Синтез схемы индикации будем производить с использованием мультиплексоров К1531КП7 и семисегментных индикаторов с общим анодом (см таблицу).
- Синтез управляющего генератора на программируемых устройствах
- 1. Управляющий генератор на мультиплексоре (замкнутая система)
- Поскольку у нас имеется 4 адресных сигнала ABCD, то УГ может иметь 16 датчиков. В таком случае для построения УГ можно использовать мультиплексор . Построить такой УГ позволяет мультиплексор К155КП1. В зависимости от комбинации сигналов ABCD выход мультиплексора соединяется с тем датчиком, двоичный адрес которого соответствует текущей комбинации. Сигнал с датчика в инверсном виде (тактовый импульс) поступает на вход автомата состояния (АС).
- 2. Управляющий генератор при программном режиме (разомкнутая система)
- При разомкнутой системе (сигналы с датчиков не поступают) управляющий генератор строится на базе двоичного счетчика с предустановкой, а ПЗУ используется для реализации комбинационной схемы, задающей относительное время такта.
- В зависимости от комбинации входных переменных АВСD DD5 вырабатывает выходные переменные D4D2D1. Двоичный код D4D2D1 -- относительное время такта УГ (см. задание). Минимальное реальное время такта задается генератором тактовых импульсов G.
- Комбинационную схему с учетом табл. 1, можно реализовать на ППЗУ К155РЕЗ (32x8).
- Табл. 1. Прошивка ППЗУ.
|
№ |
A |
B |
C |
D |
Ф1 |
Ф2 |
Ф3 |
|
|
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
|
|
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
|
|
2 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
|
|
3 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
|
|
4 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
|
|
5 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
|
|
6 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
|
|
7 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
|
|
8 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
|
|
9 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
|
|
10 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
|
|
11 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
|
|
12 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
|
|
13 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
|
|
14 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
|
|
15 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
Составим карты Карно и произведём минимизацию:
1. По 1 (единицам) составим ДНФ:
a) Для Ф1
|
Ф1 |
CD |
|||||
|
00 |
01 |
11 |
10 |
|||
|
AB |
00 |
0 1 |
1 1 |
3 0 |
2 1 |
|
|
01 |
4 1 |
5 0 |
7 0 |
6 0 |
||
|
11 |
12 0 |
13 0 |
15 1 |
14 0 |
||
|
10 |
8 1 |
9 0 |
11 0 |
10 0 |
b) Для Ф2
|
Ф2 |
CD |
|||||
|
00 |
01 |
11 |
10 |
|||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 0 |
|
|
01 |
4 0 |
5 0 |
7 1 |
6 0 |
||
|
11 |
12 1 |
13 0 |
15 0 |
14 0 |
||
|
10 |
8 0 |
9 1 |
11 0 |
10 1 |
c) Для Ф3
|
Ф3 |
CD |
|||||
|
00 |
01 |
11 |
10 |
|||
|
AB |
00 |
0 0 |
1 0 |
3 0 |
2 0 |
|
|
01 |
4 0 |
5 1 |
7 1 |
6 1 |
||
|
11 |
12 1 |
13 1 |
15 0 |
14 0 |
||
|
10 |
8 1 |
9 0 |
11 1 |
10 0 |
2. По 0 (нулям) составим КНФ:
a) Для Ф1
|
Ф1 |
CD |
|||||
|
00 |
01 |
11 |
10 |
|||
|
AB |
00 |
0 1 |
1 1 |
3 0 |
2 1 |
|
|
01 |
4 1 |
5 0 |
7 0 |
6 0 |
||
|
11 |
12 0 |
13 0 |
15 1 |
14 0 |
||
|
10 |
8 1 |
9 0 |
11 0 |
10 0 |
b) Для Ф2
|
Ф2 |
CD |
|||||
|
00 |
01 |
11 |
10 |
|||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 0 |
|
|
01 |
4 0 |
5 0 |
7 1 |
6 0 |
||
|
11 |
12 1 |
13 0 |
15 0 |
14 0 |
||
|
10 |
8 0 |
9 1 |
11 0 |
10 1 |
c) Для Ф3
|
Ф3 |
CD |
|||||
|
00 |
01 |
11 |
10 |
|||
|
AB |
00 |
0 0 |
1 0 |
3 0 |
2 0 |
|
|
01 |
4 0 |
5 1 |
7 1 |
6 1 |
||
|
11 |
12 1 |
13 1 |
15 0 |
14 0 |
||
|
10 |
8 1 |
9 0 |
11 1 |
10 0 |
С полученными функциями произведём следующие преобразования:
1. ДНФ функции представим в базисе И-НЕ:
a) Для Ф1
b) Для Ф2
c) Для Ф3
2. КНФ функции представим в базисе ИЛИ-НЕ:
a) Для Ф1
b) Для Ф2
c) Для Ф3
Преобразования осуществлялись по законам Де-Моргана. Используя полученные ФАЛ синтезируем КСУ в программном комплексе Multisim 12.0. При синтезе будем использовать микросхемы серии К1531 или их зарубежный аналог SN74F. Определим количество использованных микросхем, полученные результаты сведём в таблицу.
|
Логическая функция |
Используемая микросхема |
Кол-во логических блоков в микросхеме |
Кол-во использованных блоков для синтеза КСУ |
Кол-во микросхем, задействованных в синтезе КСУ |
Кол-во не задействованных логических блоков |
|
|
2И-НЕ |
К1531ЛА3 |
4 |
4 |
1 |
0 |
|
|
3И-НЕ |
К1531ЛА4 |
3 |
15 |
5 |
0 |
|
|
4И-НЕ |
К1531ЛА1 |
2 |
6 |
3 |
0 |
|
|
Общее кол-во задействованных микросхем |
25 |
|||||
|
Необходимое кол-во блокировочный конденсаторов, емкость 0,1 мкФ |
10 |
КСУ синтезированная в базисе ИЛИ-НЕ представлена на рис. 3а, б, в.
Определим количество использованных микросхем, полученные результаты сведём в таблицу.
|
Логическая функция |
Используемая микросхема |
Кол-во логических блоков в микросхеме |
Кол-во использованных блоков для синтеза КСУ |
Кол-во микросхем, задействованных в синтезе КСУ |
Кол-во не задействованных логических блоков |
|
|
2ИЛИ-НЕ |
К1531ЛЕ1 |
4 |
16 |
4 |
0 |
|
|
3ИЛИ-НЕ |
К1531ЛЕ4 |
3 |
24 |
8 |
0 |
|
|
Общее кол-во задействованных микросхем |
40 |
|||||
|
Необходимое кол-во блокировочный конденсаторов, емкость 0,1 мкФ |
16 |
По результатам моделирования останавливаю свой выбор на схеме КСУ в базисе И-НЕ, как имеющую наименьшее количество задействованных микросхем. В таблице приведены основные характеристики микросхем серии К1531
|
Параметр |
Обозначение |
Единицы измерения |
Серия К1531 |
|
|
Напряжение питания |
Uпит |
В |
5+5% |
|
|
Напр.лог.1 входное/выходное |
В |
>2,7 |
||
|
Напр.лог.0 входное/выходное |
В |
<0,5 |
||
|
Потребляемая мощность на логический элем-т |
Pпот |
мВт |
4 |
|
|
Среднее время задержки распространения |
tзд.р |
нс |
3 |
|
|
Энергия переключения |
Эпот |
пДж |
12 |
|
|
Входной ток лог. 0 |
Iвх0 |
мА |
0,8 |
|
|
Входной ток лог. 1 |
Iвх1 |
мА |
0,04 |
|
|
Выходной ток лог. 0 |
Iвых0 |
мА |
20 |
|
|
Выходной ток лог. 1 |
Iвых1 |
мА |
1 |
|
|
Параметры нагрузки: сопротивление |
Rн |
кОм |
0,28 |
|
|
емкость |
Cн |
пФ |
15 |
|
|
Коэффициент разветвления по выходу |
Kраз |
шт. |
20 |
|
Название индикатора |
DA56-11EWA |
|
|
Материал |
GaAsP/GaP |
|
|
Цвет свечения |
красный |
|
|
Длина волны,нм |
625 |
|
|
Минимальная сила света Iv мин.,мКд |
1.9 |
|
|
Максимальная сила света Iv макс.,мКд |
8 |
|
|
При токе Iпр.,мА |
10 |
|
|
Количество сегментов |
7 |
|
|
Количество разрядов |
2 |
|
|
Схема включения. |
Общ.анод |
|
|
Высота знака,мм |
14.2 |
|
|
Максимальное прямое напряжение,В |
2.5 |
|
|
Максимальное обратное напряжение,В |
5 |
|
|
Максимальный прямой ток ,мА |
30 |
|
|
Максимальный импульсный прямой ток ,мА |
160 |
|
|
Рабочая температура,С |
-40...85 |
|
|
Производитель |
Kingbright Electronic Co. Ltd. |
По имеющимся данным выберем ограничительный резистор:
1. Рассчитаем сопротивление
Из ряда E24 выберем ближайший резистор большего сопротивления -- 270 Ом
2. Рассчитаем мощность, выделяющуюся на резисторе
Поскольку резистор требуется выбирать с запасом по мощности, то останавливаем свой выбор на резисторе для поверхностного монтажа Р1-12 типоразмера 0603 сопротивлением 270 Ом и мощностью рассеяния 0,1 Вт.
В соответствии с заданием составим таблицу истинности.
|
№ |
A |
B |
C |
D |
Число |
a1 |
b1 |
c1 |
d1 |
e1 |
f1 |
g1 |
a0 |
b0 |
c0 |
d0 |
e0 |
f0 |
g0 |
|
|
0 |
0 |
0 |
0 |
0 |
05 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
|
|
1 |
0 |
0 |
0 |
1 |
06 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
|
|
2 |
0 |
0 |
1 |
0 |
07 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
|
|
3 |
0 |
0 |
1 |
1 |
08 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
|
4 |
0 |
1 |
0 |
0 |
09 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
|
|
5 |
0 |
1 |
0 |
1 |
10 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
|
|
6 |
0 |
1 |
1 |
0 |
11 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
|
|
7 |
0 |
1 |
1 |
1 |
12 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
|
|
8 |
1 |
0 |
0 |
0 |
13 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
|
|
9 |
1 |
0 |
0 |
1 |
14 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
|
|
10 |
1 |
0 |
1 |
0 |
15 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
|
|
11 |
1 |
0 |
1 |
1 |
16 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
|
|
12 |
1 |
1 |
0 |
0 |
17 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
|
|
13 |
1 |
1 |
0 |
1 |
18 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
|
14 |
1 |
1 |
1 |
0 |
19 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
|
|
15 |
1 |
1 |
1 |
1 |
20 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
Адресные переменные определим с помощью карт Карно, произведя минимизацию по 1 и 0 при составлении ДНФ. Переменные имеющие наибольшее число вхождений будут являться адресными.
1. Для a1 адресными будут ABC
|
a1 |
CD |
По 1 По 0 |
|||||||||
|
00 |
01 |
11 |
10 |
||||||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||||||
|
01 |
4 1 |
5 0 |
7 0 |
6 0 |
A |
B |
C |
D |
|||
|
11 |
12 0 |
13 0 |
15 1 |
14 0 |
По 1 |
3 |
2 |
2 |
2 |
||
|
10 |
8 0 |
9 0 |
11 0 |
10 0 |
По 0 |
3 |
3 |
2 |
2 |
2. Для b1 адресными будут ABC
|
b1 |
CD |
По 1 По 0 |
|||||||||
|
00 |
01 |
11 |
10 |
||||||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||||||
|
01 |
4 1 |
5 1 |
7 1 |
6 1 |
A |
B |
C |
D |
|||
|
11 |
12 1 |
13 1 |
15 1 |
14 1 |
По 1 |
0 |
0 |
0 |
0 |
||
|
10 |
8 1 |
9 1 |
11 1 |
10 1 |
По 0 |
0 |
0 |
0 |
0 |
3. Для c1 адресными будут ABC
|
c1 |
CD |
По 1 По 0 |
|||||||||
|
00 |
01 |
11 |
10 |
||||||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||||||
|
01 |
4 1 |
5 1 |
7 1 |
6 1 |
A |
B |
C |
D |
|||
|
11 |
12 1 |
13 1 |
15 0 |
14 1 |
По 1 |
1 |
1 |
1 |
1 |
||
|
10 |
8 1 |
9 1 |
11 1 |
10 1 |
По 0 |
1 |
1 |
1 |
1 |
4. Для d1 аналогично a1 адресными будут ABC
5. Для e1 аналогично a1 адресными будут ABC
6. Для f1 адресными будут ABC
|
f1 |
CD |
По 1 По 0 |
|||||||||
|
00 |
01 |
11 |
10 |
||||||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||||||
|
01 |
4 1 |
5 0 |
7 0 |
6 0 |
A |
B |
C |
D |
|||
|
11 |
12 0 |
13 0 |
15 0 |
14 0 |
По 1 |
2 |
1 |
1 |
1 |
||
|
10 |
8 0 |
9 0 |
11 0 |
10 0 |
По 0 |
1 |
2 |
1 |
1 |
7. Для g1 адресными будут ABC
|
g1 |
CD |
По 1 По 0 |
|||||||||
|
00 |
01 |
11 |
10 |
||||||||
|
AB |
00 |
0 0 |
1 0 |
3 0 |
2 0 |
||||||
|
01 |
4 0 |
5 0 |
7 0 |
6 0 |
A |
B |
C |
D |
|||
|
11 |
12 0 |
13 0 |
15 1 |
14 0 |
По 1 |
1 |
1 |
1 |
1 |
||
|
10 |
8 0 |
9 0 |
11 0 |
10 0 |
По 0 |
1 |
1 |
1 |
1 |
8. Для a0 адресными будут ABC
|
a0 |
CD |
По 1 По 0 |
|||||||||
|
00 |
01 |
11 |
10 |
||||||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||||||
|
01 |
4 1 |
5 1 |
7 1 |
6 0 |
A |
B |
C |
D |
|||
|
11 |
12 1 |
13 1 |
15 1 |
14 1 |
По 1 |
2 |
2 |
2 |
2 |
||
|
10 |
8 1 |
9 0 |
11 1 |
10 1 |
По 0 |
2 |
2 |
2 |
2 |
9. Для b0 адресными будут ABC
|
b0 |
CD |
По 1 По 0 |
|||||||||
|
00 |
01 |
11 |
10 |
||||||||
|
AB |
00 |
0 0 |
1 0 |
3 1 |
2 1 |
||||||
|
01 |
4 1 |
5 1 |
7 1 |
6 1 |
A |
B |
C |
D |
|||
|
11 |
12 1 |
13 1 |
15 1 |
14 1 |
По 1 |
2 |
1 |
2 |
0 |
||
|
10 |
8 1 |
9 1 |
11 0 |
10 0 |
По 0 |
2 |
2 |
2 |
0 |
10. Для c0 адресными будут ABC
|
c0 |
CD |
По 1 По 0 |
|||||||||
|
00 |
01 |
11 |
10 |
||||||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||||||
|
01 |
4 1 |
5 1 |
7 0 |
6 1 |
A |
B |
C |
D |
|||
|
11 |
12 1 |
13 1 |
15 1 |
14 1 |
По 1 |
1 |
1 |
1 |
1 |
||
|
10 |
8 1 |
9 1 |
11 1 |
10 1 |
По 0 |
1 |
1 |
1 |
1 |
11. Для d0 адресными будут ACD
|
d0 |
CD |
По 1 По 0 |
|||||||||
|
00 |
01 |
11 |
10 |
||||||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 0 |
||||||
|
01 |
4 1 |
5 1 |
7 1 |
6 0 |
A |
B |
C |
D |
|||
|
11 |
12 0 |
13 1 |
15 1 |
14 1 |
По 1 |
3 |
2 |
3 |
4 |
||
|
10 |
8 1 |
9 0 |
11 1 |
10 1 |
По 0 |
3 |
2 |
3 |
3 |
12. Для e0 адресными будут ABC
|
e0 |
CD |
По 1 По 0 |
|||||||||
|
00 |
01 |
11 |
10 |
||||||||
|
AB |
00 |
0 0 |
1 1 |
3 1 |
2 0 |
||||||
|
01 |
4 0 |
5 1 |
7 1 |
6 0 |
A |
B |
C |
D |
|||
|
11 |
12 0 |
13 1 |
15 1 |
14 0 |
По 1 |
1 |
1 |
1 |
3 |
||
|
10 |
8 0 |
9 0 |
11 1 |
10 0 |
По 0 |
1 |
1 |
1 |
1 |
13. Для f0 адресными будут ACD
|
f0 |
CD |
По 1 По 0 |
|||||||||
|
00 |
01 |
11 |
10 |
||||||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 0 |
||||||
|
01 |
4 1 |
5 1 |
7 0 |
6 0 |
A |
B |
C |
D |
|||
|
11 |
12 0 |
13 1 |
15 1 |
14 1 |
По 1 |
2 |
1 |
3 |
2 |
||
|
10 |
8 0 |
9 1 |
11 1 |
10 1 |
По 0 |
3 |
1 |
3 |
2 |
14. Для g0 адресными будут ACD
|
g0 |
CD |
По 1 По 0 |
|||||||||
|
00 |
01 |
11 |
10 |
||||||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 0 |
||||||
|
01 |
4 1 |
5 0 |
7 1 |
6 0 |
A |
B |
C |
D |
|||
|
11 |
12 0 |
13 1 |
15 0 |
14 1 |
По 1 |
6 |
2 |
5 |
4 |
||
|
10 |
8 1 |
9 1 |
11 1 |
10 1 |
По 0 |
4 |
3 |
4 |
4 |
С помощью карт Карно определим необходимые информационные сигналы на входах мультиплексоров:
1. Для a1, ABC - адресные
|
a1 |
CD |
D0=1 D1=1 D2=D D3=0 D4=0 D5=0 D6=0 D7=D |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||
|
01 |
4 1 |
5 0 |
7 0 |
6 0 |
|||
|
11 |
12 0 |
13 0 |
15 1 |
14 0 |
|||
|
10 |
8 0 |
9 0 |
11 0 |
10 0 |
2. Для b1, ABC - адресные. Этот вывод можно просто через резистор соединить с общим проводом.
|
b1 |
CD |
D0=1 D1=1 D2=1 D3=1 D4=1 D5=1 D6=1 D7=1 |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||
|
01 |
4 1 |
5 1 |
7 1 |
6 1 |
|||
|
11 |
12 1 |
13 1 |
15 1 |
14 1 |
|||
|
10 |
8 1 |
9 1 |
11 1 |
10 1 |
3. Для c1, ABC - адресные
|
c1 |
CD |
D0=1 D1=1 D2=1 D3=1 D4=1 D5=1 D6=1 D7=D |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||
|
01 |
4 1 |
5 1 |
7 1 |
6 1 |
|||
|
11 |
12 1 |
13 1 |
15 0 |
14 1 |
|||
|
10 |
8 1 |
9 1 |
11 1 |
10 1 |
4. Для d1, ABC - адресные. Повторяет a1
|
d1 |
CD |
D0=1 D1=1 D2=D D3=0 D4=0 D5=0 D6=0 D7=D |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||
|
01 |
4 1 |
5 0 |
7 0 |
6 0 |
|||
|
11 |
12 0 |
13 0 |
15 1 |
14 0 |
|||
|
10 |
8 0 |
9 0 |
11 0 |
10 0 |
5. Для e1, ABC - адресные. Повторяет a1
|
e1 |
CD |
D0=1 D1=1 D2=D D3=0 D4=0 D5=0 D6=0 D7=D |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||
|
01 |
4 1 |
5 0 |
7 0 |
6 0 |
|||
|
11 |
12 0 |
13 0 |
15 1 |
14 0 |
|||
|
10 |
8 0 |
90 |
11 0 |
10 0 |
6. Для f1, ABC - адресные
|
f1 |
CD |
D0=1 D1=1 D2=D D3=0 D4=0 D5=0 D6=0 D7=0 |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||
|
01 |
4 1 |
5 0 |
7 0 |
6 0 |
|||
|
11 |
12 0 |
13 0 |
15 0 |
14 0 |
|||
|
10 |
8 0 |
9 0 |
11 0 |
10 0 |
7. Для g1, ABC - адресные. Является инверсией c1.
|
g1 |
CD |
D0=0 D1=0 D2=0 D3=0 D4=0 D5=0 D6=0 D7=D |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 0 |
1 0 |
3 0 |
2 0 |
||
|
01 |
4 0 |
5 0 |
7 0 |
6 0 |
|||
|
11 |
12 0 |
13 0 |
15 1 |
14 0 |
|||
|
10 |
8 0 |
9 0 |
11 0 |
10 0 |
8. Для a0, ABC - адресные
|
a0 |
CD |
D0=1 D1=1 D2=1 D3=D D4=D D5=1 D6=1 D7=1 |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||
|
01 |
4 1 |
5 1 |
7 1 |
6 0 |
|||
|
11 |
12 1 |
13 1 |
15 1 |
14 1 |
|||
|
10 |
8 1 |
9 0 |
11 1 |
10 1 |
9. Для b0, ABC - адресные
|
b0 |
CD |
D0=0 D1=1 D2=1 D3=1 D4=1 D5=0 D6=1 D7=1 |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 0 |
1 0 |
3 1 |
2 1 |
||
|
01 |
4 1 |
5 1 |
7 1 |
6 1 |
|||
|
11 |
12 1 |
13 1 |
15 1 |
14 1 |
|||
|
10 |
8 1 |
9 1 |
11 0 |
10 0 |
10. Для c0, ABC - адресные
|
c0 |
CD |
D0=1 D1=1 D2=1 D3=D D4=1 D5=1 D6=1 D7=1 |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 1 |
||
|
01 |
4 1 |
5 1 |
7 0 |
6 1 |
|||
|
11 |
12 1 |
13 1 |
15 1 |
14 1 |
|||
|
10 |
8 1 |
9 1 |
11 1 |
10 1 |
11. Для d0, ACD - адресные
|
d0 |
CD |
D0=1 D1=1 D2=0 D3=1 D4=B D5=B D6=1 D7=1 |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 0 |
||
|
01 |
4 1 |
5 1 |
7 1 |
6 0 |
|||
|
11 |
12 0 |
3 1 |
15 1 |
14 1 |
|||
|
10 |
8 1 |
9 0 |
11 1 |
10 1 |
12. Для e0, ABD - адресные
|
e0 |
CD |
D0=0 D1=1 D2=0 D3=1 D4=0 D5=C D6=0 D7=1 |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 0 |
1 1 |
3 1 |
2 0 |
||
|
01 |
4 0 |
5 1 |
7 1 |
6 0 |
|||
|
11 |
12 0 |
13 1 |
15 1 |
14 0 |
|||
|
10 |
8 0 |
9 0 |
11 1 |
10 0 |
13. Для f0, ACD - адресные
|
f0 |
CD |
D0=1 D1=1 D2=0 D3=B D4=0 D5=1 D6=1 D7=1 |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 0 |
||
|
01 |
4 1 |
5 1 |
7 0 |
6 0 |
|||
|
11 |
12 0 |
13 1 |
15 1 |
14 1 |
|||
|
10 |
8 0 |
9 1 |
11 1 |
10 1 |
14. Для g0, ACD - адресные
|
g0 |
CD |
D0=1 D1=B D2=0 D3=1 D4=B D5=1 D6=1 D7=B |
|||||
|
00 |
01 |
11 |
10 |
||||
|
AB |
00 |
0 1 |
1 1 |
3 1 |
2 0 |
||
|
01 |
4 1 |
5 0 |
7 1 |
6 0 |
|||
|
11 |
12 0 |
13 1 |
15 0 |
14 1 |
|||
|
10 |
8 1 |
9 1 |
11 1 |
10 1 |
По полученным результатам произведём синтез и моделирование схемы индикации в программном комплексе Multisim12.0. Мультиплексор К1531КП7 заменим иностранным аналогом -- SN74F151N
Поскольку через каждый элемент семисегментного индикатора в его открытом состоянии будет протекать ток в 10 мА, а выходной ток логического 0 для микросхем серии К1531 составляет 20 мА, то объединить элементы a1, d1, e1 не представляется возможным (при моделировании данного случая амперметр показывает значение в 36 мА). Но всё же для элементов d1, e1 можно не использовать отдельные мультиплексоры; для этого к прямому выходу мультиплексора, реализующего a1, необходимо подключить инверторы.
|
Логическая функция |
Используемая микросхема |
Кол-во логических блоков в микросхеме |
Кол-во использованных блоков |
Кол-во задействованных микросхем |
Кол-во не задействованных логических блоков |
|
|
2И-НЕ |
К1531ЛА3 |
4 |
4 |
1 |
0 |
|
|
Селектор-мультиплексор на 8 каналов со стробированием |
К1531КП7 |
1 |
1 |
10 |
0 |
|
|
Общее кол-во задействованных микросхем |
11 |
|||||
|
Необходимое кол-во блокировочный конденсаторов, емкость 0,1 мкФ |
5 |
|
№ |
A (A3) |
B (A2) |
C (A1) |
D (A0) |
Ф1 (D4) |
Ф2 (D2) |
Ф3 (D1) |
|
|
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
|
|
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
|
|
2 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
|
|
3 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
|
|
4 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
|
|
5 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
|
|
6 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
|
|
7 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
|
|
8 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
|
|
9 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
|
|
10 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
|
|
11 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
|
|
12 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
|
|
13 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
|
|
14 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
|
|
15 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
Входные переменные АВСD подают на адресные входы А3-А0; D4, D2, D1 снимаются с выходов Q2-Q0.
Относительное время такта: 6,4,15,0,7,3,8,5,9,14,1,10,11,12,2,13.
3. Построение автомата состояния (АС) на ПЛМ и регистрах
Зависимость сигналов В4, В3, В2, В1 (текущее состояние АС) от АВСD (предыдущее состояние АС) и X1, Х2 (задают режим работы АС) приведена в табл. 2а, б, которая заполняется на основе таблицы из задания.
Табл. 2а
|
№ |
A |
B |
C |
D |
X2 |
X1 |
B1 |
B2 |
B3 |
B4 |
A |
B |
C |
D |
X2 |
X1 |
B1 |
B2 |
B3 |
B4 |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
|
|
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
|
|
2 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
|
|
3 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
|
|
4 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
|
|
5 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
|
|
6 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
|
|
7 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
|
|
8 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
|
|
9 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
|
|
10 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
|
|
11 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
|
|
12 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
|
|
13 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
|
|
14 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
|
|
15 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
Табл. 2б
|
№ |
A |
B |
C |
D |
X2 |
X1 |
B1 |
B2 |
B3 |
B4 |
A |
B |
C |
D |
X2 |
X1 |
B1 |
B2 |
B3 |
B4 |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
|
|
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
|
|
2 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
|
|
3 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
|
|
4 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
|
|
5 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
|
|
6 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
|
|
7 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
|
|
8 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
|
|
9 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
|
|
10 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
|
|
11 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
|
|
12 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
|
|
13 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
|
|
14 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
|
|
15 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
Для уменьшения числа термов с 64 произведём совместную минимизацию выходных переменных B1,B2,B3,B4 (X2,X1,ABCD) методом минимизирующих карт составленных по табл. 2а, б.
|
X2=0 |
||||||||||
|
B1 |
X1CD |
|||||||||
|
000 |
001 |
011 |
010 |
110 |
111 |
101 |
100 |
|||
|
AB |
00 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
01 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
||
|
11 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
||
|
10 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
X2=1 |
||||||||||
|
B1 |
X1CD |
|||||||||
|
000 |
001 |
011 |
010 |
110 |
111 |
101 |
100 |
|||
|
AB |
00 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
|
|
01 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
||
|
11 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
||
|
10 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
X2=0 |
||||||||||
|
B2 |
X1CD |
|||||||||
|
000 |
001 |
011 |
010 |
110 |
111 |
101 |
100 |
|||
|
AB |
00 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
01 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
||
|
11 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
||
|
10 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
X2=1 |
||||||||||
|
B2 |
X1CD |
|||||||||
|
000 |
001 |
011 |
010 |
110 |
111 |
101 |
100 |
|||
|
AB |
00 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
|
|
01 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
||
|
11 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
||
|
10 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
|
X2=0 |
||||||||||
|
B3 |
X1CD |
|||||||||
|
000 |
001 |
011 |
010 |
110 |
111 |
101 |
100 |
|||
|
AB |
00 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
||
|
01 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
||
|
11 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
||
|
10 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
|
X2=1 |
||||||||||
|
B3 |
X1CD |
|||||||||
|
000 |
001 |
011 |
010 |
110 |
111 |
101 |
100 |
|||
|
AB |
00 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
|
|
01 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
||
|
11 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
||
|
10 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
|
X2=0 |
||||||||||
|
B4 |
X1CD |
|||||||||
|
000 |
001 |
011 |
010 |
110 |
111 |
101 |
100 |
|||
|
AB |
00 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
|
|
01 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
||
|
11 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
||
|
10 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
|
X2=1 |
||||||||||
|
B4 |
X1CD |
|||||||||
|
000 |
001 |
011 |
010 |
110 |
111 |
101 |
100 |
|||
|
AB |
00 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
|
|
01 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
||
|
11 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
||
|
10 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
В полученных ФАЛ раскроем скобки:
Сосчитаем количество полученных термов:
1. B1=15, B2=12, B3=14, B4=9. В B3 и B4 последние термы при программировании можно объединить.
2. Тогда получаем 15+12+14+8=49
3. Для реализации КСУ требуется 13 термов (см. стр.5 и 6; в Ф1 и Ф2 термы ABC при программировании можно объединить)
4. Окончательно для реализации КСУ и АС на ПЛМ требуется 62 терма. Но одна микросхема ПЛМ позволяет нам реализовать только 48 термов, значит реализовать данные ФАЛ на одной ПЛМ невозможно.
5. Для реализации КСУ и АС используем две микросхемы ПЛМ, причем на первой реализуем B1, Ф1, Ф2, Ф3 (28 термов), а на второй -- B2, B3, B4 (34 терма). Код для прошивки микросхем приведён в табл. 3 и 4.
Табл. 3. Код прошивки первой ПЛМ
|
№ терма |
Входные переменные |
Выходные переменные |
|||||||||
|
A |
B |
C |
D |
X2 |
X1 |
B1 |
Ф1 |
Ф2 |
Ф3 |
||
|
1 |
Н |
Н |
Н |
Н |
Н |
Н |
В |
х |
х |
х |
|
|
2 |
В |
В |
х |
х |
Н |
Н |
В |
х |
х |
х |
|
|
3 |
В |
х |
х |
В |
Н |
Н |
В |
х |
х |
х |
|
|
4 |
В |
х |
В |
х |
Н |
Н |
В |
х |
х |
х |
|
|
5 |
В |
Н |
х |
х |
Н |
В |
В |
х |
х |
х |
|
|
6 |
Н |
В |
В |
х |
Н |
В |
В |
х |
х |
х |
|
|
7 |
Н |
В |
х |
В |
Н |
В |
В |
х |
х |
х |
|
|
8 |
В |
В |
Н |
Н |
Н |
х |
В |
х |
х |
х |
|
|
9 |
Н |
Н |
В |
х |
В |
Н |
В |
х |
х |
х |
|
|
10 |
В |
х |
Н |
Н |
В |
Н |
В |
х |
х |
х |
|
|
11 |
В |
х |
х |
В |
В |
В |
В |
х |
х |
х |
|
|
12 |
В |
х |
В |
х |
В |
В |
В |
х |
х |
х |
|
|
13 |
Н |
Н |
В |
Н |
В |
х |
В |
х |
х |
х |
|
|
14 |
В |
х |
В |
В |
В |
х |
В |
х |
х |
х |
|
|
15 |
В |
Н |
х |
х |
В |
х |
В |
х |
х |
х |
|
|
16 |
Н |
х |
Н |
Н |
х |
х |
х |
В |
х |
х |
|
|
17 |
х |
Н |
Н |
Н |
х |
х |
х |
В |
х |
х |
|
|
18 |
Н |
Н |
Н |
х |
х |
х |
х |
В |
В |
х |
|
|
19 |
Н |
Н |
х |
Н |
х |
х |
х |
В |
х |
х |
|
|
20 |
В |
В |
В |
В |
х |
х |
х |
В |
х |
х |
|
|
21 |
х |
Н |
Н |
В |
х |
х |
х |
х |
В |
х |
|
|
22 |
Н |
х |
В |
В |
х |
х |
х |
х |
В |
х |
|
|
23 |
В |
В |
Н |
Н |
х |
х |
х |
х |
В |
х |
|
|
24 |
В |
Н |
В |
Н |
х |
х |
х |
х |
В |
х |
|
|
25 |
В |
х |
Н |
Н |
х |
х |
х |
х |
х |
В |
|
|
26 |
х |
В |
Н |
В |
х |
х |
х |
х |
х |
В |
|
|
27 |
Н |
В |
В |
х |
х |
х |
х |
х |
х |
В |
|
|
28 |
В |
Н |
В |
В |
х |
х |
х |
х |
х |
В |
Табл. 4. Код прошивки второй ПЛМ
|
№ терма |
Входные переменные |
Выходные переменные |
||||||||
|
A |
B |
C |
D |
X2 |
X1 |
B2 |
В3 |
В4 |
||
|
1 |
х |
Н |
Н |
Н |
Н |
х |
В |
х |
х |
|
|
2 |
х |
В |
х |
В |
Н |
х |
В |
х |
х |
|
|
3 |
х |
В |
В |
х |
Н |
х |
В |
х |
х |
|
|
4 |
Н |
В |
Н |
Н |
В |
Н |
В |
х |
х |
|
|
5 |
В |
х |
х |
В |
В |
Н |
В |
х |
х |
|
|
6 |
х |
В |
В |
В |
В |
Н |
В |
х |
х |
|
|
7 |
В |
В |
Н |
Н |
В |
В |
В |
х |
х |
|
|
8 |
Н |
Н |
Н |
х |
В |
В |
В |
х |
х |
|
|
9 |
х |
Н |
х |
В |
В |
В |
В |
х |
х |
|
|
10 |
В |
х |
В |
В |
В |
х |
В |
х |
х |
|
|
11 |
В |
Н |
В |
х |
В |
х |
В |
х |
х |
|
|
12 |
х |
Н |
Н |
В |
В |
х |
В |
х |
х |
|
|
13 |
х |
х |
Н |
Н |
Н |
Н |
х |
В |
х |
|
|
14 |
х |
х |
В |
В |
Н |
Н |
х |
В |
х |
|
|
15 |
х |
х |
Н |
В |
Н |
Н |
х |
В |
х |
|
|
16 |
х |
х |
В |
Н |
Н |
Н |
х |
В |
х |
|
|
17 |
Н |
х |
Н |
Н |
В |
Н |
х |
В |
х |
|
|
18 |
Н |
х |
В |
В |
В |
Н |
х |
В |
х |
|
|
19 |
В |
Н |
В |
Н |
В |
Н |
х |
В |
х |
|
|
20 |
Н |
х |
Н |
В |
В |
В |
х |
В |
х |
|
|
21 |
В |
В |
В |
х |
В |
В |
х |
В |
х |
|
|
22 |
В |
х |
В |
В |
В |
В |
х |
В |
х |
|
|
23 |
Н |
Н |
В |
Н |
В |
В |
х |
В |
х |
|
|
24 |
Н |
В |
Н |
х |
В |
х |
х |
В |
х |
|
|
25 |
х |
В |
Н |
Н |
В |
х |
х |
В |
х |
|
|
26 |
В |
В |
В |
В |
В |
х |
х |
В |
В |
|
|
27 |
х |
х |
х |
Н |
Н |
Н |
х |
х |
В |
|
|
28 |
х |
х |
х |
В |
Н |
В |
х |
х |
В |
|
|
29 |
Н |
В |
х |
Н |
В |
Н |
х |
х |
В |
|
|
30 |
В |
Н |
Н |
х |
В |
Н |
х |
х |
В |
|
|
31 |
х |
В |
В |
Н |
В |
В |
х |
х |
В |
|
|
32 |
Н |
х |
Н |
В |
В |
х |
х |
х |
В |
|
|
33 |
Н |
Н |
х |
В |
В |
х |
х |
х |
В |
|
|
34 |
В |
В |
В |
В |
В |
х |
х |
х |
В |
Расшифровка обозначений: х -- исключить; В -- использовать прямое значение переменной; Н -- использовать инверсное значение переменной
Неиспользуемые входы и выходы обоих ПЛМ при программировании необходимо исключить (х).
4. Построение АС на счётчике
Схема автомата состояния, с учетом специфики задания алгоритма его работы, может быть реализована на счетчике. Дешифратор DD1 и микросхема DD2 задают последовательность изменения состояния при различных входных сигналах XI и Х2 .
Комбинационная схема DD4, реализуемая на ППЗУ, выдает на входы предустановки D1-D8 счетчика DD3 комбинацию Q0-Q3 в зависимости от состояния АВСD при Х1=Х2=1 в соответствии с последней строкой таблицы пункта 3 задания. Порядок прошивки К155РЕЗ приведен в табл. 5
Табл. 5. Код прошивки К155РЕ3
|
№ |
A (A3) |
B (A2) |
C (A1) |
D (A0) |
B1 (D8) |
B2 (D4) |
B3 (D2) |
B4 (D1) |
|
|
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
|
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
|
|
2 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
|
|
3 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
|
|
4 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
|
|
5 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
|
|
6 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
|
|
7 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
|
|
8 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
|
|
9 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
|
|
10 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
|
|
11 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
|
|
12 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
|
|
13 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
|
|
14 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
|
|
15 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
Список использованной литературы
1. Градусов В.Н., Терехов А.И.; Основы теории и расчёта цифровых логических автоматов: Учеб. пособие; Иван. гос. энерг. ун-т. - Иваново, 2001. - 96 с.
2. Нефедов А.В Интегральные микросхемы и их зарубежные аналоги: Справочник, Т. 5 -- М. КубКа, 1997 -- 608 с., ил.
3. Савельев А.Я. Прикладная теория цифровых автоматов: Учеб. для вузов по спец. ЭВМ. - М.: Высшая школа, 1987 -- 272 с., ил.
4. Лачин В.И., Савёлов Н.С. Электроника: Учеб. пособие -- Изд. 6-е, переработаное и доп. - Ростов н/Д: Феникс, 2007 -- 703с.
Размещено на Allbest.ru
Подобные документы
Процесс разработки функциональной схемы автомата Мура для операции деления без восстановления остатка. Кодировка состояний переходов, системы логических функций, сигналов возбуждения, их минимизация. Построение функциональной схемы управляющего автомата.
курсовая работа [868,4 K], добавлен 07.04.2012Логическая схема как совокупность логических электронных элементов, соединенных между собой. Разработка схемы управляющего автомата. Выбор аналоговых элементов. Разработка управляющего автомата и проектирование его. Элементы цифровых электронных схем.
курсовая работа [507,2 K], добавлен 29.01.2015Синтез цифровых схем, выбор элементной базы и анализ принципов построения управляющих автоматов с жесткой логикой. Граф-схемы алгоритмов умножения и деления чисел. Создание управляющего автомата типа Мили; выбор триггера, кодирование сигналов автомата.
курсовая работа [1,8 M], добавлен 18.09.2012Проектирование цифровых автоматов Мили и Мура с памятью в булевом базисе по заданной ГСА. Составление частично структурированной таблицы переходов-выходов. Построение функций выходов, логической схемы автомата. Особенности его экспериментальной проверки.
курсовая работа [628,7 K], добавлен 14.07.2012Проектирование цифровых и логических схем, как основных узлов судовых управляющих и контролирующих систем. Основные компоненты структурной схемы и алгоритм функционирования цифрового регистрирующего устройства. Синтез и минимизация логических схем.
курсовая работа [31,0 K], добавлен 13.05.2009Алгоритмическое, логическое и конструкторско-технологическое проектирование операционного автомата. Изучение элементной базы простейших цифровых устройств. Разработка цифрового устройства для упорядочивания двоичных чисел. Синтез принципиальных схем.
курсовая работа [2,5 M], добавлен 07.01.2015Изучение основных понятий теории автоматов. Анализ работы цифровых машин с программным управлением на примере автоматов Мили и Мура. Устройство преобразователей дискретной информации (RS-триггера). Разработка схемы цифрового автомата для сложения чисел.
курсовая работа [449,2 K], добавлен 16.09.2017Разработка функциональной и принципиальной схем управляющего устройства в виде цифрового автомата. Синтез синхронного счётчика. Минимизация функций входов для триггеров с помощью карт Карно. Синтез дешифратора и тактового генератора, функции выхода.
курсовая работа [1,5 M], добавлен 23.01.2011Решение задачи компоновки для функциональной схемы с использованием последовательного алгоритма, пошаговое описание алгоритма. Размещение элементов в принципиальной электрической схеме. Трассировка цепей питания и земли с помощью волновых алгоритмов.
курсовая работа [1,1 M], добавлен 19.06.2010Расчет схемы цифрового автомата, функционирующего в соответствии с заданным алгоритмом. Кодирование состояний. Составление таблицы функционирования комбинационного узла автомата. Запись логических выражений. Описание выбранного дешифратора и триггера.
курсовая работа [423,4 K], добавлен 18.04.2011
