Цифровые и микропроцессорные устройства

Размещено на http://www.allbest.ru/

МИНИСТЕРСТВО СВЯЗИ И ИНФОРМАТИЗАЦИИ РЕСПУБЛИКИ БЕЛАРУСЬ

ВИТЕБСКИЙ ФИЛИАЛ

Учреждение образования

"ВЫСШИЙ ГОСУДАРСТВЕННЫЙ КОЛЛЕДЖ СВЯЗИ"

КАФЕДРА ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ СЕТЕЙ ТЕЛЕКОММУНИКАЦИИ

Устройство сдвига двоичных чисел

по дисциплине

"Цифровые и микропроцессорные устройства"

Витебск 2011



Содержание

1. Описательный раздел

1.1 Постановка задачи

1.2 Краткое техническое описание

2. Расчетный раздел

2.1 Сдвиг числа Х

2.2 Выбор счётчика

2.3 Выбор триггера

2.4 Выбор регистра

2.5 Разработка схемы электрической структурной сдвигателя

2.6 Синтез дешифратора

2.7 Разработка логической схемы комбинационного программируемого сдвигателя двоичных чисел в базисе "И-НЕ"

2.8 Выбор регистров

3. Конструктивный раздел

3.1 Перечень элементов

4. Графический раздел

4.1Схема электрическая структурная

4.2Схема электрическая принципиальная

Заключение

Литература



1. Описательный раздел

1.1 Постановка задачи

Разработать принципиальную электрическую схему устройства сдвига четырех- разрядного двоичного числа в соответствии с заданной структурной схемой (Лист 1).

Предусмотреть ввод числа Х представленного в двоичном коде с использованием счетчика.

Выполнить с помощью триггера ввод управляющего сигнала D, определяющего направление сдвига.

С помощью регистра обеспечить ввод управляющих сигналов S₀ и S₁, определяющих шаг сдвига.

Сдвиг разрядов двоичного числа выполнить с помощью комбинационного программируемого сдвигателя.

Обеспечить параллельный вывод информации с помощью регистров.

сдвигатель дешифратор двоичный число

1.2 Краткое техническое описание

Ввод числа Х, представленного в двоичном коде выполняет счетчик Y1, выполненный на микросхеме DD1 типа К555ИЕ10.

Для ввода управляющего сигнала D, определяющего направление сдвига, используется триггер Y2, выполненный на микросхеме DD2 типа К555ТВ6.

Регистр Y3, предназначенный для параллельного ввода управляющих сигналов S₀ и S₁, определяющих шаг сдвига, выполнен на микросхеме DD3 типа К555ИР11.

Сдвиг разрядов числа происходит при помощи комбинационного программируемого сдвигателя двоичных чисел Y4, в котором выделен управляющий дешифратор, выполненный на микросхемах DD4 типа К555ЛА3, DD5 типа К555ЛА4, DD6 типа К555ЛА4, DD7 типа К555ЛА4, и сдвигающая матрица конъюнкторов, которая выполнена на микросхемах DD8..DD16 типа К555ЛА12, DD17 типа К555ЛА4, DD18 типа К555ЛА1, DD19 типа К555ЛА1, DD20 типа К555ЛА4.

Для параллельного вывода результата сдвига двоичного числа Х применяются регистрыY5 и Y6, выполненные на микросхемах DD21, DD22 типа К555ИР23.



2. Расчетный раздел

2.1 Сдвиг числа Х

Операция сдвига заключается в смещении двоичного слова влево или вправо по разрядной сетке на заданное число разрядов.

В современной вычислительной технике сдвиг является одним из основных видов обработки информации. Он может реализовываться как составная часть других операций (умножение, деление, нормализация и др.).

Поэтому даже в самых ранних ЭВМ использовались так называемые сдвигающие регистры. Такие регистры применяются и в новейших машинах, но наряду с ними стали использоваться и комбинационные многоразрядные программируемые сдвигатели. Дело в том, что в сдвигающих регистрах время сдвига прямо пропорционально величине (шагу) сдвига, поскольку в них на каждом такте осуществляется сдвиг только на один разряд. Комбинационные устройства по своей природе являются однотактными. Время сдвига информации в таких устройствах не зависит от величины сдвига. Естественно, что их реализация сопровождается значительными аппаратурными затратами.

Различают четыре вида сдвигов: логический, арифметический, редакторский и циклический.

При логическом сдвиге смещаются все биты слова, включая знаковый. Высвобождающиеся разряды сетки заполняются нулями независимо от направления сдвига.

При арифметическом сдвиге смещаются только значащие цифры слова. При сдвиге вправо высвобождающиеся разряды заполняются знаковой цифрой, а при сдвиге влево -- нулями. В некоторых случаях шаг сдвига влево не должен превышать количество незначащих цифр между знаковым разрядом и первой значащей цифрой. В противном случae происходит переполнение разрядной сетки, что должно индицироваться в устройстве специальным осведомительным сигналом. Обычно при логическом и арифметическом сдвигах величина шага сдвига не превышает g_mах = n - 1 (где n -- разрядность сдвигаемого слова), так как в противном случае ни одна цифра сдвигаемого слова останется в начальной разрядной сетке, что, как правило, не имеет смысла при обработке реальной информации.

Арифметический и в некоторой степени, логический сдвиг на q разрядов влево равносилен умножению исходного слова на величину 2^q; аналогично соответствующий сдвиг вправо равносилен делению исходного слова на эту же величину.

При редакторском сдвиге высвобождающиеся разряды слова заполняются любой, нужной пользователю информацией.

При циклическом сдвиге разрядная сетка условно замыкается в кольцо и, таким образом, сдвигаемое слово перемещается по этому кольцу. При сдвиге вправо высвобождающиеся старшие разряды автоматически заполняются младшими цифрами слова, а при сдвиге влево высвобождающиеся младшие разряды -- старшими цифрами слова. Циклический сдвиг интересен тем, что он обеспечивает любое положение слова в кольце только при одностороннем сдвиге.

Рассмотрим процесс логического сдвига вправо на два разряда числа Х, заданного в десятичной системе счисления.

Управляющий сигнал D определяет направление сдвига (D = 0 означает сдвиг влево, D = 1 - сдвиг вправо).

Шаг сдвига определяют сигналы S₁ и S₀ (S₁ = 0, S₀ = 1 - сдвиг на один разряд; S₁ = 1, S₀ = 0 - сдвиг на два разряда; S₁ = 1, S₀ = 1 - сдвиг на три разряда).

Согласно исходным данным D = 0, S₁ = 1, S₀ = 0.

Представим число в двоичной системе счисления:



Выполним сдвиг:

2.2 Выбор счетчика

Счетчиком называют устройство, предназначенное для подсчета числа импульсов поданных на вход.

Используются множество различных счетчиков: асинхронные и синхронные; двоичные и десятичные; однонаправленные и двунаправленные. Основой любого счетчика является линейка из нескольких триггеров.

Счетчик в схеме устройства сдвига предназначен для параллельного ввода четырехразрядного двоичного числа Х поэтому необходимо выбрать синхронный счетчик, осуществляющий синхронную параллельную загрузку данных, выполненный на микросхеме К555ИЕ10.



Выводы микросхемы имеют следующие назначения:

1 - синхронный вход сброса данных;

2 - вход синхронизации;

3, 4, 5, 6 - информационные входы;

7 - параллельный вход разрешения счета;

8 - общий;

9 - вход разрешения параллельной загрузки;

10 - вспомогательный вход разрешения счета;

11, 12, 13, 14 - информационные выходы;

15 - выход окончания счета;

16 - питание.

В счетчике сигнал окончания счета появится тогда, когда на всех выходах уровни окажутся высокими (код 1101).

Когда на выходе присутствует высокий уровень напряжения, а на входах СЕР и СЕТ - низкий уровень, то при подаче положительного перепада на вход С на выходах счетчика появится код поданный на входы D0..D3.

2.3 Выбор триггера

Триггером называется устройство, имеющие два устойчивых состояния и способное под действием входного сигнала скачком переходить из одного устойчивого состояния в другое. Он имеет два входа: прямой и инверсный. Число входов зависит от структуры и функций, выполняемых триггером.

По способу записи информации триггеры делятся на синхронные и асинхронные. У асинхронных триггеров запись информации происходит под действием информационных сигналов. У синхронных триггеров запись информации происходит под действием разрешающих сигналов синхронизации.

В составе серии ТТЛ выпускаются микросхемы, содержащие RS-, D-, JK- триггеры.

Приняты следующие обозначения входов триггеров:

S - раздельный вход установки триггера в единичное состояние по прямому выходу;

R - раздельный вход сброса триггера в нулевое состояние по прямому выходу;

D - информационный вход (подается информация, предназначенная для записи в триггер);

Т - счетный вход;

С - вход синхронизации.

Для того чтобы определить направление сдвига числа Х необходимо ввести управляющий сигнал D. Выберем для ввода триггер К555ТВ6.

Выводы микросхемы имеют следующие назначения:

1, 4, 8, 11 - информационные входы;

2, 3, 5, 6 - информационные выходы;

7 - общий;

10, 13 - входы предварительного сброса;

9, 12 - входы синхронизации;

14 - питание.

2.4 Выбор регистра

Регистр - это устройство, предназначенное для кратковременного хранения многоразрядных двоичных чисел. В качестве запоминающих элементов в регистрах используются триггеры.

Регистры классифицируются по различным признакам основными из которых являются способ ввода информации в регистр и ее вывод, способ представления вводимой и выводимой информации.

По способу ввода и вывода информации регистры подразделяются на:

- параллельные регистры (регистры памяти);

- последовательные регистры (регистры сдвига);

- параллельно-последовательные регистры (с последовательным приемом и параллельной выдачей информации).

По способу представления вводимой и выводимой информации различают регистры:

- однофазного типа (когда информация вводится либо в прямом, либо в обратном коде);

- парафазного типа (одновременно в прямом и обратном кодах).

Регистр в схеме сдвигателя необходим для параллельного ввода управляющих сигналов S₁ и S₀, определяющих шаг сдвига.

Из предложенного набора микросхем версии К555 выберем четырехразрядный универсальный регистр К555ИР11.



Выводы микросхемы имеют следующие назначения:

1 - инверсный вход сброса;

2, 7, 9, 10 - входы выбора режимов;

3, 4, 5, 6 - информационные входы;

8 - общий;

11 - прямой динамический тактовый вход;

12, 13, 14, 15 - выходы;

16 - питание.

Когда на вход R подано напряжение высокого уровня регистр К555ИР11 может выполнять целый ряд функций, так как снабжен несколькими входами выбора режимов: S0, S1, DSR, DSL.

Если на входы выбора S1 и S0 поданы напряжения низкого уровня, код регистра сохраняется, задерживается. При напряжениях высокого уровня на этих входах данные от параллельных входов D0..D3 будут загружены в регистр и появятся, поэтому на выходах в момент последующего положительного перепада тактового импульса.

При напряжении низкого уровня на входе S1 и высокого на S0, код, поступающий на вход последовательных данных DSR (вход 2), сдвигается по регистру вправо (от Q0 к Q3). При обратном соотношении уровней на входах S1 и S0 код принимается последовательным входом DSL (вход 7) и затем при каждом положительном перепаде тактового импульса сдвигается влево, то есть от Q3 к Q0.

Если на вход R подается напряжение низкого уровня, происходит сброс данных и на выходах Q3..Q0 появляются напряжения низкого уровня.

2.5 Разработка схемы электрической структурной комбинационного программируемого сдвигателя двоичных чисел

Сдвигателем называется комбинационное цифровое устройство, реализующее операцию сдвига над исходным двоичным числом в соответствии с заданным направлением и шагом сдвига. При разрядности сдвигаемого числа n сдвигатель должен иметь n информационных и 1 + log₂n управляющих входов, а также m = 3n - 2 информационных выходов.

Рассмотрим работу четырехразрядного сдвигателя осуществляющего логические сдвиги в любую сторону с сохранением выдвигаемых цифр.

УГО сдвигателя приведено на рисунке 4 и представляет собой прямоугольник с аббревиатурой SH во внутреннем поле. Входное нижнее поле выделено для приема управляющих сигналов, определяющих направление и шаг сдвига.



Таблица истинности сдвигателя имеет следующий вид.

Таблица 1 - Табличное описание сдвигателя

Данные таблицы дают возможность перейти к логико-математическому описанию сдвигателя:

Система (1) позволяет построить структурную схему сдвигателя, в которой выделен управляющий дешифратор и сдвигающая матрица конъюнкторов.



2.6 Синтез дешифратора

Дешифратор - это устройство, предназначенное для обратного преобразования двоичного кода в единичный сигнал и выдачу его на одном определенном выходе, соответствующему двоичному коду, поступившему на вход.

Количество входов и выходов дешифратора определяется по формуле:

у = 2^х, (2)

где у - число выходов;

х - число входов.

В данном курсовом проекте х = 3, у = 8.

УГО дешифратора приведено на рисунке 6.

Рисунок 6 - УГО дешифратора

Слева показаны входы дешифратора. 1, 2, 4 обозначены весовые коэффициенты двоичных разрядов, соответствующие отдельным входам.

Справа - восемь выходов обозначенных десятичными цифрами (0,1, .. 7).

Таблица истинности дешифратора имеет следующий вид:



Таблица 2 - Таблица истинности DC

Согласно таблице 2 запишем логические выражения для выходов дешифратора:

Переведем логические выражения в базис "И-НЕ". В этом случае Z - инверсные.

Логическая схема дешифратора приведена на рисунке 7.



Рисунок 7 - Логическая схема в базисе "И-НЕ"

Выберем следующие микросхемы серии К555 логики ТТЛШ для схемы дешифратора.

2.7 Разработка логической схемы комбинационного программируемого сдвигателя двоичных чисел в базисе "И-НЕ"

Подставим систему (3) в систему (1) получим:



Z₄ - не используется.

Переведем в систему (5) в базисе "И-НЕ":

Переведем в базис "И-НЕ" систему (3):

Логическая схема комбинационного программируемого сдвигателя приведена на рисунке 8.



Выберем следующие микросхемы серии К555 логики ТТЛШ для схемы сдвигателя:

DD8 K555ЛА12;

DD9 K555ЛА12;

DD10 K555ЛА12;

DD11 K555ЛА12;

DD12 K555ЛА12;

DD13 K555ЛА12;

DD14 K555ЛА12;

DD15 K555ЛА12;

DD16 K555ЛА12;

DD17 2/3 K555ЛА4;

DD18 K555ЛА1;

DD19 K555ЛА1;

DD20 K555ЛА4.

2.8 Выбор регистров

Регистры в системе сдвигателя необходимы для параллельного вывода результата сдвига четырехразрядного числа Х. Для этого выберем восьмиразрядные регистры, выполненные на микросхемах К555ИР23. УГО регистров представлено на рисунке 9.

Выводы микросхемы имеют следующие назначения:

1 - вход разрешения;

3, 4, 7, 8, 13, 14, 17, 18 - информационные входы;

2, 5, 6, 9, 12, 15, 16, 19 - информационные выходы;

11 - динамический вход синхронизации;

10 - общий вход;

20 - питание.



Заключение

В результате выполнения курсового проекта была разработана принципиальная электрическая схема устройства сдвига двоичных чисел в соответствии с заданной структурной схемой.

Ввод четырехразрядного двоичного числа Х = 1101 обеспечивается с помощью счетчика.

Ввод управляющего сигнала D = 0, определяющего направление сдвига обеспечивается с помощью триггера.

С помощью регистра обеспечивается ввод управляющих сигналов S₁ = 1, S₀ = 0 определяющих шаг сдвига.

Сдвиг разрядов двоичного числа Х выполнен с помощью управляющего дешифратора и сдвигающей матрицы конъюнкторов.

Данное устройство полностью удовлетворяет требованиям задания.

При построении цифрового устройства сдвига двоичных чисел используются микросхемы логики ТТЛШ, так как транзисторно-транзисторные ИМС отличаются широким спектром значением быстродействия и имеют достаточно высокий уровень помехоустойчивости.

Из анализа существующих серий ТТЛ - логики выберем серию К555. Напряжением питания таких микросхем равно 5 В.



Литература

1 Богородов, В. И. Методические указания и контрольные задания на курсовой проект по дисциплине "Цифровые и микропроцессорные устройства" / В. И. Богородов- Мн.: ВГКС, 2005.

2 Глудкин, О. П. и др. Аналоговая и цифровая электроника : Учебник для вузов / О. П. Глудкин, Ю. Ф. Опадчий - под ред. О. П. Глудкина. - М.: Горячая линия - Телеком,2007.

3 Калабеков, Б.А. Цифровые устройства и микропроцессорные системы. Учебник для техникумов / Б. А. Калабеков- М.: Горячая линия - Телеком, 2007.

4 Калабеков,Б.А. Цифровые устройства и микропроцессорные системы : Учебник для техникумов / Б. А. Калабеков- М.: Радио и связь, 1997.

5 Лысиков, Б. Г. Цифровая и вычислительная техника:Учебник / Б. Г. Лысиков- Мн.: Экоперспектива, 2002.

6 Стандарт предприятия СТП ВГКС 1.09-2005. Курсовое и дипломное проектирование. Правила компьютерного оформления текстовых и графических документов.- Мн.: ВГКС, 2004.

7 Цифровые интегральные микросхемы: Справочник / М. И.Богданович и др. - под ред. М. И. Богданович - Мн.: Беларусь, 1996.

Размещено на Allbest.ru