Типовые узлы цифровых (дискретных) устройств
Запоминание двоичной информации триггером. Типы триггеров и их условное графическое обозначение. Подсчет числа входных импульсов счетчиками. Асинхронный двоичный счетчик с последовательным переносом. Одноразрядный сумматор двух переменных (полусумматор).
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | контрольная работа |
| Язык | русский |
| Дата добавления | 22.10.2013 |
| Размер файла | 116,3 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Типовые узлы цифровых (дискретных) устройств
Триггер - элементарный конечный автомат, обладающий способностью длительно находиться в одном из двух или более устойчивых состояний и чередовать их под воздействием внешних сигналов.
Конечный автомат - автомат, число возможных состояний которого конечно триггеры относятся к импульсным устройствам - их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.
Особенностью триггера является свойство запоминания двоичной информации.
Под памятью триггера подразумевают способность оставаться в одном из двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит (помнит) один разряд числа (1 бит).
Триггеры подразделяются на две большие группы - динамические и статические.
Динамический триггер характеризуется наличием на выходе непрерывной последовательности импульсов определённой частоты (единичное) или отсутствием выходных импульсов (нулевое). Динамические триггеры в настоящее время используются редко.
К статические триггеры характеризуется неизменным уровнем выходного напряжения (выходными потенциалами): высоким - близким к напряжению питания и низким - около нуля. Статические триггеры по способу представления выходной информации часто называют потенциальными.
Типы триггеров
RS-триггеры (от Reset и Set - сбрасывать устанавливать) триггеры RS-типа могут быть в синхронном и асинхронном исполнении.
Асинхронный триггер изменяет своё состояние непосредственно в момент появления информационного сигнала.
RS-триггер асинхронный
|
S |
R |
Q(t) |
Q(t) |
Q (t+1) |
Q (t+1) |
|
|
0 |
0 |
0 |
1 |
0 |
1 |
|
|
0 |
0 |
1 |
0 |
1 |
0 |
|
|
0 |
1 |
0 |
1 |
0 |
1 |
|
|
0 |
1 |
1 |
0 |
0 |
1 |
|
|
1 |
0 |
0 |
1 |
1 |
0 |
|
|
1 |
0 |
1 |
0 |
1 |
0 |
|
|
1 |
1 |
0 |
1 |
0 |
0 |
|
|
1 |
1 |
1 |
0 |
0 |
0 |
RS-триггер - триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы.
При подаче единицы на вход S (от англ. Set - установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ. Reset - сбросить) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, в некоторых случаях является запрещённым, при такой комбинации RS-триггер переходит в третье состояние Q=00.
Также RS-триггеры часто используются для исключения так называемого явления дребезга контактов.
RS-триггеры иногда называют RS-фиксаторами
RS-триггер синхронный
Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают термином «такт». Такие информационные сигналы называют синхронными. Синхронные триггеры в свою очередь подразделяют на триггеры со статическим (статические) и динамическим (динамические) управлением по входу синхронизации С.
|
Условное графическое обозначение асинхронного RS-триггера |
Логическая схема асинхронного RS-триггера на элементах 2И-НЕ |
Асинхронный RS-триггер на логических элементах 2ИЛИ-НЕ
|
Условное графическое обозначение синхронного RS-триггера |
Схема синхронного RS-триггера на элементах 2И-НЕ |
JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное.
Вход J (от англ. Jump - прыжок) аналогичен входу S у RS-триггера.
Вход K (от англ. Kill - убить) аналогичен входу R у RS-триггера.
При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю.
JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах
|
Условное графическое обозначение JK-триггера |
Логическая схема простейшего JK-триггера |
D-триггеры также называют триггерами данных, так как на них строятся регистры данных.
|
D |
Q(t) |
Q (t+1) |
|
|
0 |
0 |
0 |
|
|
0 |
1 |
0 |
|
|
1 |
0 |
1 |
|
|
1 |
1 |
1 |
D-триггер (D от англ. delay - задержка) - запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается.
Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой.
D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32 D входа подсоединяют к шине.
Условное графическое обозначение D-триггера
T-триггеры
Т-триггер часто называют счётным триггером, так как он является простейшим счётчиком до 2.
Асинхронный Т-триггер не имеет входа синхронизации С.
T-триггер синхронный
|
T |
Q(t) |
Q (t+1) |
|
|
0 |
0 |
0 |
|
|
0 |
1 |
1 |
|
|
1 |
0 |
1 |
|
|
1 |
1 |
0 |
Изображение синхронного T-триггера на схемах.
Синхронный Т-триггер при единице на входе Т, по каждому такту на входе С изменяет своё логическое состояние на противоположное, и не изменяет выходное состояние при нуле на входе T.
Т-триггер часто применяют для понижения частоты в 2 раза, при этом на Т вход подают единицу, а на С - сигнал с частотой, которая будет поделена на 2.
Счетчики предназначены для подсчета числа входных импульсов.
Основным элементом при построении счетчиков являются триггерные устройства. Один триггер образует один разряд счетчика. n - триггеров образуют n - разрядный счетчик. Так как каждый триггер имеет два устойчивых состояния, то n - триггеров имеют 2n состояний. Основным параметром любого счетчика является его емкость (коэффициент пересчета, модуль счета).
Ксч = 2n - максимальное число состояний счетчика, включая нулевое состояние. Количество импульсов, которое может быть подсчитано n - разрядным счетчиком равно N = 2n - 1 (исключается нулевое состояние).
Счетчики можно классифицировать:
1. По основанию системы - двоичные и десятичные.
2. По способу организации счета - асинхронные и синхронные.
3. По направлению переходов - суммирующие (перебирает свои состояния в возрастающем порядке), вычитающие (в убывающем), реверсивные (направления перебора могут изменяться).
4. По способу построения цепей сигналов переноса - с последовательным, сквозным, групповым и частично - групповым переносом.
Асинхронный двоичный счетчик с последовательным переносом.
R - master reset - вход общего сброса
Сумматор - логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное.
Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.
Сумматоры классифицируют по различным признакам.
В зависимости от системы счисления различают:
· двоичные;
· двоично-десятичные (в общем случае двоично-кодированные);
· десятичные;
· прочие (например, амплитудные).
По количеству одновременно обрабатываемых разрядов складываемых чисел:
· одноразрядные,
· многоразрядные.
Одноразрядный сумматор двух переменных (полусумматор)
Речь идет не о суммировании двух одноразрядных чисел, а о суммировании именно двух одноразрядных переменных, т. к. при суммировании двух чисел необходимо учитывать значение возможного переноса из предыдущего разряда. При суммировании двух переменных «входного» переноса нет. Поэтому такую схему в вычислительной технике называют полусумматор.
Составим комбинационную таблицу 8 для суммы (S) и переноса (P) - как функций двух двоичных переменных а, b.
цифровой узел сумматор триггер
Проанализируем столбец S. Как видно, значение S равно «1» в двух случаях: когда комбинация ab равна 01 (т.е. ) и 10 (т.е. ). |
Входы |
Выходы |
|||
|
а |
b |
Р |
S |
||
|
0 |
0 |
0 |
0 |
||
|
0 |
1 |
0 |
1 |
||
|
1 |
0 |
0 |
1 |
||
|
1 |
1 |
1 |
0 |
Обозначением полусумматора служат буквы HS (half sum полусумма).
Определим функции S и Р как логические дизъюнкции (операция «ИЛИ») конъюнкций (операция «И») а и b, при которых выходная функция равна 1; при этом, если переменная равна 0, то в конъюнкции эта переменная берется с отрицанием. Тогда получим булевы функции для S и P: S = b + a, P = ab. Несмотря на кажущуюся простоту, непосредственная реализация S и Р на элементах И, ИЛИ, НЕ неэкономична.
Размещено на http://www.allbest.ru/
Используя теорему Моргана докажем, что =() (a+b)
Мы знаем, что = . Тогда () (a+b) = () (a+b) = = , т. к. , как и , равны «0». По формуле получим новую схему (рис. 6)
Как видно, вместо трех «И», одной схемы «ИЛИ» и двух схем «НЕ» в такой реализации использовано: схема «И», одна «И-НЕ» и одна схема «ИЛИ». Этот простейший пример убеждает в необходимости минимизации булевых функций. В дальнейшем при рассмотрении систем из более сложных булевых функций эффективность минимизации будет еще более очевидной.
Размещено на Allbest.ru
Подобные документы
Знакомство с ключевыми особенностями постройки шестнадцатеричного счетчика, работающего в коде Грея с индикацией на 7-сегментном индикаторе. Общая характеристика счетчиков с последовательным переносом: основное назначение устройств, рассмотрение функций.
контрольная работа [1,6 M], добавлен 06.08.2013Основные узлы дискретного устройства: генератор прямоугольных импульсов, параллельно-последовательный счетчик, преобразователь кодов, делитель частоты, сумматор. Описание работы дискретного устройства. Выбор микросхем. Схема электрическая принципиальная.
курсовая работа [3,7 M], добавлен 28.01.2013Виды счетчиков - последовательных устройств для счета входных импульсов и фиксации их числа в двоичном коде, их статические и динамические параметры. Схемотехническое моделирования TV-триггера, инвертора и буфера. Динамические характеристики вентилей.
курсовая работа [5,4 M], добавлен 04.02.2011Основные преимущества цифровых систем связи по сравнению с аналоговыми. Принципы работы дискретных устройств, особенности их построения. Устройство генератора импульсов, синтез счетчика, мультиплексора и дешифратора. Разработка асинхронного автомата.
курсовая работа [552,1 K], добавлен 21.11.2012Основные характеристики счетчиков. Микроконтроллер в пошаговом режиме работы и в режиме внешнего доступа. Структуры микроконтроллеров серии 1816 и их системы команд. Работа двоичного счетчика с последовательным переносом на примере микросхемы 155ИЕ5.
реферат [172,1 K], добавлен 29.09.2012Эквивалентное преобразование электрических схем. Расчёт транзисторных схем. Факторы схемотехнической реализации счетчика. Проектирование JK-, T-триггеров и четырехразрядного счётчика. Исследование схемы счетчика на сложение с последовательным переносом.
контрольная работа [1,5 M], добавлен 13.06.2012Этапы проектирования накапливающего сумматора, реализующего вычисление среднего арифметического. Общая схема алгоритма функционирования устройства. Разработка принципиальной электрической схемы: генератор импульсов, счетчик адреса, триггер приостановки.
курсовая работа [211,6 K], добавлен 28.09.2011Классификация устройств, оперирующих с двоичной (дискретной) информацией: комбинационные и последовательностные. Отсутствие памяти и цепей обратной связи с выхода на вход у комбинационных устройств. Сумматоры, шифраторы и дешифраторы (декодеры).
лабораторная работа [942,0 K], добавлен 06.07.2009Алгоритмическое, логическое и конструкторско-технологическое проектирование операционного автомата. Изучение элементной базы простейших цифровых устройств. Разработка цифрового устройства для упорядочивания двоичных чисел. Синтез принципиальных схем.
курсовая работа [2,5 M], добавлен 07.01.2015Генерация четырехбитного кода цифр. Составление таблицы истинности для четырех входных переменных. Генераторы импульсов на логических элементах. Разрядность двоичного параллельного цифрового кода. Формирование последовательности номера телефона.
курсовая работа [857,1 K], добавлен 08.03.2016
