Функционально-логичеcкое проектирование D-триггера
Характеристика триггера D-типа ("триггера задержки") как логического устройства. Закон, описывающий его функционирование, особенности функциональной и временной верификации. Работа его микроэлектронной схемы в условиях дестабилизирующих факторов.
Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
Вид | контрольная работа |
Язык | русский |
Дата добавления | 10.08.2013 |
Размер файла | 168,7 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
10
Размещено на http://www.allbest.ru/
Курсовая работа
Функционально-логичеcкое проектирование D-триггера
Выполнил: Кононов А.В.
1. Триггер D-типа
Триггером D-типа, известным в литературе под названием «триггер задержки», называют логическое устройство с двумя устойчивыми состояниями и одним информационным входом D. Закон функционирования триггера D-типа приведён в таблице и описывается логическим уравнением:
Qn+1=Dn
t n |
tn+1 |
|
Dn |
Dn+1 |
|
0 |
0 |
|
1 |
1 |
Логическое уравнение показывает, что состояние D-триггере в момент времени tn+1 совпадает с кодом входного сигнала, действующего в момент времени tn, т.е. осуществляется «задержка» входного сигнала.
Простейшим видом тактового триггера является асинхронный D-триггер.
Однако его схема не имеет практического применения, так как функцию D-триггера выполняет схема, состоящая из двух последовательно включённых инверторов. Наибольший интерес представляют тактируемые триггеры, нашедшие широкое распространение в интегральных схемах.
Варианты реализации однотактных триггеров D-типа, управляемых уровнем тактового импульса, выполняемые на элементах И-НЕ, ИЛИ-НЕ. Здесь вход D является информационным, а вход Т - тактовым. Схема рис. 1 тактируется сигналом логической 1, а схема на рис. 2 - сигналом логического 0.
Рис. 1
Рис. 2
В отсутствие тактового импульса вентили B1 и В2 закрыты и независимо от информации на входе D состояние триггера не изменяется.
При Т=1 и D=1 (рис. 1) на выходе вентиля В1 формируется уровень логического 0. Последний, поступая на входы вентилей В3 и В2, осуществляет установку триггера в состояние Q=1 и одновременно блокирует включение вентиля В2.
Рассмотрим подробнее схему номер 1
Схема 1
Таблица истинности:
С D Qn+1
0 0 Qn
0 1 Qn
1 0 0
1 1 1
Функциональная верификация:
Схема тактируется сигналом логической 1.
При С=1 и D=1 на выходе вентиля В1 формируется уровень логического 0. Последний, поступая на входы вентилей В3 и В2, осуществляет установку триггера в состояние Q=1 и одновременно блокирует включение вентиля В2.
Временная верификация:
При уменьшении продолжительности синхроимпульса до величины равной 7 нс на выходах триггера начинают появляется отклонения от нормальной работы триггера при переключении из 0 в 1, это связано с тем один из сигналов проходит большее количество элементов и появляется на выходе «состязание».
7 ns величина синхроимпульса
Если же сигнал уменьшить до величины равной 6 нс то триггер полностью перестает работать здесь большую роль играет управляющая ячейка (УЯ стоящая из триггеров В1 и В2), она не позволяет запоминающей ячейке (ЗЯ стоящая из триггеров В3 и В4) установится в стационарное положения.
6 ns величина синхроимпульса
Поведение триггера при дестабилизирующих факторах:
Схема 1
Информационный вход (3) на правой границе синхроимпульса (4), Q (8), nQ(7).
7 ns(Информационный и синхроимпульс в единице)
6 ns(Информационный и синхроимпульс в единице)
Информационный вход (3) на левой границе синхроимпульса (4), Q (8), nQ(7)
7 ns(Информационный и синхроимпульс в единице)
6 ns(Информационный и синхроимпульс в единице)
Схема 2
Таблица истинности:
С D Qn+1
0 0 0
0 1 1
1 0 Qn
1 1 Qn
Функциональная верификация:
Временная верификация:
8ns величина инверсного синхроимпульса
7ns величина инверсного синхроимпульса
Поведение триггера при дестабилизирующих факторах:
Схема 2
Информационный вход (3) на правой границе синхроимпульса (4), Q (8), nQ(7).
12 ns(Информационный в единице, а синхроимпульс в нуле)
11 ns(Информационный в единице, а синхроимпульс в нуле)
Информационный вход (3) на левой границе синхроимпульса (4), Q (8), nQ(7)
12 ns(Информационный в единице, а синхроимпульс в нуле)
11ns (Информационный в единице, а синхроимпульс в нуле)
триггер логический схема
Список использованных материалов
1. Букреев И.Н и др. Микроэлектронные схемы цифровых устройств - 3-е издание, переработанное и дополненное - М: «Радио и связь», 1990г.
2. Букреев И.Н., Мансуров Б.М., Горячев В.И. Микроэлектронные схемы цифровых устройств - 2-е издание, переработанное и дополненное - М: «Советское радио», 1975г.
3. Конспект лекций.
4. Программа PLogCad.
Размещено на Allbest.ru
Подобные документы
Структура универсального триггера. Принцип действия устройства. Выбор и обоснование типов элементов. Корпусы микросхем и выбор в библиотеках DT. Проектирование триггера в САПР DipTrace. Электрическая принципиальная схема универсального триггера.
курсовая работа [1,3 M], добавлен 15.11.2014Развитие микроэлектронной элементной базы. Характеристика цифровых устройств последовательного типа. Функции триггера, импульсного логического устройства с памятью. Регистр как устройство выполнения функции приема, хранения и передачи информации.
курсовая работа [749,4 K], добавлен 12.05.2015Отличительные особенности триггера как функционального устройства. Осуществление логической операции ИЛИ-НЕ при наличии микросхем И-НЕ. Изменение состояния триггера микросхемы К561ТВ1 при подаче на тактирующий вход С серии прямоугольных импульсов.
лабораторная работа [116,2 K], добавлен 18.06.2015Общее понятие о триггерах и их разновидность. Основные параметры триггеров и логические элементы. Исследование логических элементов НЕ, Ключ, 2ИЛИ-НЕ. Анализ работы схемы D-триггера. Разработка конструкции стенда, изготовление печатной платы и макета.
дипломная работа [1,6 M], добавлен 29.12.2014Классификация счетчиков, их быстродействие и характеристики. Принцип работы и схема синхронного счетного Т-триггера на основе JK-триггера. Разработка и расчёт структурной и электрической принципиальной схем устройства, выбор его элементной базы.
курсовая работа [484,3 K], добавлен 12.12.2013Сборка простейших электрических цепей. Навыки использования электроизмерительных приборов. Назначение, характеристики и принцип действия триггеров. Универсальный способ построения D-триггера из синхронного RS-триггера. Вариант схемы "прозрачной защелки".
лабораторная работа [749,3 K], добавлен 21.11.2014Этапы проектирования синхронной пересчетной схемы, реализующей последовательность двоичных эквивалентов заданных чисел. Определение функций внешних переходов Т-триггера. Представление работы триггера в виде таблицы его внутренних состояний и переходов.
контрольная работа [1,3 M], добавлен 23.10.2010Разработка цифрового устройства для контроля арифметической операции сдвига влево с вычислением контрольного кода по модулю, которое включает в себя операционный блок и управляющее устройство. Проектирование триггера, дешифратора, логических элементов.
курсовая работа [399,3 K], добавлен 17.02.2013Описание схемы триггера. Представление предела счёта в двоичной системе счисления. Десятичный JK-триггер. Определение времени регистрации. К 155 ИЕ 2 как четырёхразрядный десятичный асинхронный счётчик пульсаций, его работа, внутренняя схема микросхемы.
реферат [127,2 K], добавлен 26.01.2015Cущность методики схемотехнического проектирования триггеров, этапы абстрактного и структурного синтеза. Характеристическая таблица функций возбуждения RS-триггера, проектирование печатной платы. Система P-CAD и условно-графическое обозначение элементов.
курсовая работа [1,4 M], добавлен 22.12.2009