Алгоритм управления дешифратора
Определение назначения и описание устройства дешифратора как комбинационной схемы сигналов с несколькими входами и выходами. Разработка схемы управления дешифратором, работающей по заданному алгоритму управления, общие параметры функционирования системы.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | контрольная работа |
| Язык | русский |
| Дата добавления | 14.07.2013 |
| Размер файла | 495,6 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
1
Контрольная работа
Алгоритм управления дешифратора
Введение
Дешифраторы - это комбинационные схемы с несколькими входами и выходами, преобразующие код, подаваемый на входы в сигнал на одном из выходов. На выходе дешифратора появляется логическая единица, на остальных -- логические нули, когда на входных шинах устанавливается двоичный код определённого числа или символа, то есть дешифратор расшифровывает число в двоичном, троичном или k-ичном коде, представляя его логической единицей на определённом выходе. Число входов дешифратора равно количеству разрядов поступающих двоичных, троичных или k-ичных чисел. Число выходов равно полному количеству различных двоичных, троичных или k-ичных чисел этой разрядности.
Для n-разрядов на входе, на выходе 2n, 3n или kn. Чтобы вычислить, является ли поступившее на вход двоичное, троичное или k-ичное число известным ожидаемым, инвертируются пути в определённых разрядах этого числа. Затем выполняется конъюнкция всех разрядов преобразованного таким образом числа. Если результатом конъюнкции является логическая единица, значит, на вход поступило известное ожидаемое число.
Контрольное задание
|
Адрес 1 |
Диапазон 1 |
Диапазон 2 |
|||
|
адрес начальный |
адрес конечный |
адрес начальный |
адрес конечный |
||
|
7BAE |
46D3 |
46DB |
6300 |
6DFF |
Разработать аппаратурный дешифратор адреса, имеющий 4 выхода.
На первом выходе дешифратора появляется логическая единица, если входной адрес соответствует одноадресной посылке. На втором выходе дешифратора появляется логическая единица, если входной адрес соответствует первому диапазону. На третьем - если входной адрес соответствует второму диапазону. На четвертом - если входной адрес соответствует хотя бы одному из предложенных диапазонов или одноадресной посылке.
Переведем одноадресную посылку в двоичный код:
7BAE = 0111 1011 1010 1110
Запишем ФАЛ:
y1=x15x14x13x127 x11 x10x9x87x7x6x5x47x3x2x1x0
Переведем первый диапазон в двоичный код:
46D3=0100 0110 1101 0011
46DB=0100 0110 1101 1011
Запишем ФАЛ:
y2'=374757677710711712713
Минимизируем функцию y2' по карте Вейча
|
7 |
5 |
1 |
3 |
|
|
6 |
4 |
0 |
2 |
|
|
16 |
14 |
10 |
12 |
|
|
17 |
15 |
11 |
13 |
Минимизированная ФАЛ в ДНФ имеет следующее описание:
y2'=x3x27 x3 x27x2x1x0
Функция y2 принимает вид:
y2= x15x14x13x12x11x10x9x8x7x6x5x4&( x3x27 x3 x27x2x1x0)
Переведем второй диапазон в двоичный код:
6300=0110 0011 0000 0000
6DFF=0110 1101 1111 1111
Запишем ФАЛ:
y3'=374757677710711712713714715
Минимизируем функцию y3' по карте Вейча
|
7 |
5 |
1 |
3 |
|
|
6 |
4 |
0 |
2 |
|
|
16 |
14 |
10 |
12 |
|
|
17 |
15 |
11 |
13 |
Минимизированная ФАЛ в ДНФ имеет следующее описание:
y3'=x11x107x11x107x11x10x97x10x9x8
Функция y3 принимает вид:
y3= x15x14x13x12&(x11x107x11x107x11x10x97x10x9x8)
Схема реализации дешифратора представлена на рисунке 1
Реализация схемы дешифратора произведена в программе Proteus 7 (рисунок 2).
Рисунок 2 - схема реализации дешифратора в программе Proteus 7
Заключение
В ходе выполнения данной контрольной работы была разработана схема управления на дешифраторе, работающая по заданному алгоритму управления, и описано функционирование данной схемы.
комбинационная схема сигнал дешифратор
Список литературы
1. Угрюмов, Е.П. Цифровая схемотехника: Учеб. Пособие для вузов./Е. П. Угрюмов. - СПб.: БХВ-Петербург, 2004.-800с.;
2. Шило, В.Л. Популярные микросхемы КМОП: Серии К176, К561, К564, КР1561, 1564: Справочник-М.: Ягуар, 1993.-63 с.;
3. Вставская, Е.В. Вычислительные машины, системы и сети. Часть 1: Элементарные операционные узлы ЭВМ: конспект лекций / Е.В. Вставская, В.И. Константинов. - Челябинск: Издательский центр ЮУрГУ, 2010. - 78с.
Размещено на Allbest.ru
Подобные документы
Дешифратор - комбинационные схемы с несколькими входами и выходами, преобразующие код, подаваемый на входы в сигнал на одном из выходов. Описание функционирования дешифратора с помощью системы конъюнкций. Характеристика микросхем преобразователей кодов.
реферат [3,2 M], добавлен 09.12.2010Основные сведения о декодере. Принцип работы дешифратора. Двоичные логические операции с цифровыми сигналами. Способ увеличения количества выходов дешифратора. Проектирование электрической схемы для реализации дешифратора. Изготовление печатной платы.
дипломная работа [1015,7 K], добавлен 29.12.2014Описание алгоритма работы и разработка структурной схемы микропроцессорной системы управления. Разработка принципиальной схемы. Подключение микроконтроллера, ввод цифровых и аналоговых сигналов. Разработка блок-схемы алгоритма главной программы.
курсовая работа [3,3 M], добавлен 26.06.2016Приближенный расчёт электрических параметров двухвходовой КМОП-схемы дешифратора. Определение значений компонентов топологического чертежа схемы. Проведение схемотехнического анализа с помощью программы T-Spice, с соблюдением заданных технических условий.
курсовая работа [352,7 K], добавлен 01.07.2013Модернизация существующей системы управления и контроля на современной электронной базе. Расчет транзисторного ключа на выходе сигнала из шифратора. Вспомогательная матрица Карно для схемы дешифратора. Методика проектирования кодопреобразователя.
курсовая работа [595,7 K], добавлен 05.02.2013Знакомство с особенностями выбора элементарной базы проектируемого цифрового устройства. Общая характеристика схемы дешифратора старшего разряда индикатора. Рассмотрение основных способов определения функций возбуждения триггера каждого разряда.
контрольная работа [509,8 K], добавлен 27.04.2014Разработка устройства логического управления (контроллер) промышленного назначения с "гибкой" (программируемой) логикой. Технические характеристики устройства. Структурная схема и конструкция контроллера. Нормирование сигналов, алгоритм управления.
курсовая работа [2,0 M], добавлен 21.10.2012Анализ работы двоичного интегрального счетчика и двоично-десятичного дешифратора. Подключение неиспользуемых входов к шине питания, "общему" проводу или другому используемому входу. Анализ временной диаграммы дешифратора. Устройство счетчика Джонсона.
лабораторная работа [211,1 K], добавлен 18.06.2015Проектирование схемы устройства управления, выбор и описание элементов схем (ввода-вывода, логические, счетчик и другие элементы), принципы и подходы к реализации различных функций. Моделирование работы схемы в Electronics Workbench, анализ результатов.
контрольная работа [690,8 K], добавлен 04.04.2016Разработка устройства-системы автоматического управления, которая отвечает за безопасность движения транспорта через железнодорожный переезд. Разработка схемы системы управления, описание программного кода, использование микроконтроллера PIC16F84A.
курсовая работа [1,3 M], добавлен 10.12.2012
