Микропроцессорный комплект серии К1801

Размещено на http://www.allbest.ru/

МПК серии К1801

Состав МПК серии К1801

Микропроцессорный комплект серии К1801, микросхемы которого изготовляются по n-МДП технологии, предназначен для построения широкого класса микроконтроллеров, микроЭВМ, управляющих микропроцессорных систем.

Высокая функциональная мощность, сравнительно высокое быстродействие при умеренной потребляемой мощности, совместимость по системе команд с самыми массовыми в стране управляющими микроЭВМ семейства “Электроника” обеспечили в свое время МПК серии К1801 практически неограниченные области применения.

В состав серии К1801 входят микросхемы однокристальных микропроцессоров, способных вести обработку 16-разрядных операндов, периферийных контроллеров, созданных на основе базового матричного кристалла серии К1801ВП1 и микросхемы ПЗУ (таблица 1).

Таблица 1.

|Тип микросхемы |Функциональное назначение |Тип корпуса |

|К1801ВМ1 |16-разрядный МП, 500 тыс. операций |429.42-5 |

| |“Регистр-регистр” в секунду | |

|КМ1801ВМ2 |16-разрядный МП, 1 млн. операций “Регистр-|2123.40-6 |

| |регистр” в секунду | |

|КМ1801ВМ3 |16-разрядный МП, 1.5 млн. операций |2136.64-1 |

| |“Регистр-регистр” в секунду | |

|К1801ВП1-30 |Управление динамическим ОЗУ |429.42-5 |

|К1801ВП1-33 |Контроллер интерфейса параллельного |429.42-5 |

| |ввода/вывода | |

|К1801ВП1-34 |Устройство передачи информации |429.42-5 |

|К1801ВП1-35 |Устройство последовательного ввода/вывода |429.42-5 |

|КР1801РЕ2 |Постоянное запоминающее устройство |239.24-1 |

|К573РФ3 |Репрограммируемое ПЗУ |210Б.24-5 |

Общие сведения о процессорах МПК

Микропроцессоры серии К1801 не имеют аналогов среди микросхем зарубежных фирм. Серия включает в себя 16-битные микропроцессоры К1801ВМ1, К1801ВМ2 и К1801ВМ3, причём более поздние микропроцессоры отличаются от предшествующих повышенным быстродействием, расширенной системой команд и умноженными функциональными возможностями. Так, в микропроцессоре К1801ВМ2 по сравнению с процессором К1801ВМ1 введены дополнительные команды умножения, деления и операций над числами с плавающей точкой; в микропроцессоре К1801ВМ3 по сравнению с процессором К1801ВМ2 увеличено в 2 - 3 раза быстродействие, расширена система команд, предел адресуемой памяти увеличен до 256 Кбайт или 4 Мбайт, предусмотрены аппаратно-программные средства организации мультипроцессорных систем. Для всех процессоров серии К1801 общими являются структурная организация и включение в систему команд микрокомпьютеров «Электроника-60», «Электроника-60М», «Электроника-100/25» и совместимых с ними. Другая общая черта всех микропроцессоров семейства - полное мультиплексирование линий адреса и данных, т.е. каждая линия адреса является также линией данных и наоборот. Это позволяет увеличить разрядность линий адреса и данных, не увеличивая число контактов корпуса процессора, но и требует более сложной системы управления передачей данных.

Для работы с микропроцессорами выпускались микросхемы К1801ВП1-030 (контроллер динамических ЗУПВ), К1801ВП1-033 (контроллер НГМД и параллельный интерфейс), К1801ВП1-034 (контроллер системной шины) и К1801ВП1-035 (последовательный интерфейс). Все они, как и сам микропроцессор К1801ВМ1, производились в оригинальных 42-контактных двухрядных корпусах. ПЗУ для микропроцессоров серии К1801, например, микросхема К1801РЕ1-000 ёмкостью 8 Кбайт, наоборот, производились в стандартных 24-контактных корпусах. Совместимы с процессорами серии К1801 и микросхемы других серий, например, микросхема ОЗУ К565РУ3А (64 Кбайт).

Кроме уже перечисленных моделей компьютеров, микропроцессоры серии К1801 применялись в компьютерах «Электроника-БК» («бытовой компьютер»), ориентированных на домашнее применение (в 1985 г. цена такого компьютера составляла всего 540 р., или $620). Эти микропроцессоры применялись также в компьютерах «Электроника-НМС», аналогичных компьютерам «Электроника-60» и ЭВМ ДВК.

Микропроцессор В1801ВМ1 архитектура и система команд

микроконтроллер микропроцессор матричный кристалл

Микропроцессор К1801ВМ1 содержит внутренние генератор синхронизации и контроллер ПДП. Процессор имеет 4 входа запросов прерываний, один вход запроса ПДП и уникальные для микропроцессоров семейства К1801 входы «авария питания» для отключения процессора от линий питания. Сигнал на линии «авария питания» подаётся источником питания при обнаружении сбоя в сети. Для условий Советского Союза, где броски напряжения в сети составляют до 30%, это было очень полезное приспособление. Рабочая тактовая частота процессора К1801ВМ1 составляет 5 МГц, что обеспечивает производительность около 500 тыс. операций в секунду, напряжение питания - +5 В, потребляемая мощность - менее 1 Вт.

Процессор К1801ВМ1 имеет 8 регистров общего назначения (РОН), указатель стека, программный счётчик и слово состояния процессора с флажками переноса, переполнения, нуля и знака. Все регистры процессора 16-битные, что позволяет адресовать до 64 Кбайт памяти, так как сегментация памяти в микропроцессорах семейства К1801 применяется только для процессора К1801ВМ3. Мнемоника команд процессора схожи с мнемониками процессоров семейства MC680xx.

Система команд процессора К1801ВМ1 включает 59 команд, 57 из которых входят в систему команд микропроцессорного комплекта К588, применённого в микрокомпьютере «Электроника-60». Так, имеется 4 команды передачи данных, 21 команда их обработки, 22 команды перехода и 12 команд управления процессором.

Карта памяти. Адресуемая память процессора делится на 8 банков по 4 К шестнадцатибитных слов каждый. В адресном пространстве памяти микропроцессора К1801ВМ1 зарезервированы два блока с шестнадцатеричными адресами от E000 до E7FF (для программы начального пуска системы) и от F600 до F7FF (для программы начальной загрузки с НГМД). Для организации мультипроцессорных систем на базе процессоров серии К1801ВМ1 в них предусмотрены так называемые «внешние регистры» - области памяти, отведённые для межпроцессорного обмена. Шестнадцатеричные адреса этих областей находятся в промежутке от FFCC до FFFF. Другой блок памяти (с шестнадцатеричными адресами от FF80 до FFBF) предназначен для отображения устройств ввода-вывода на адресное пространство памяти. Этот блок не желательно использовать для пользовательских программ. Всё это ограничивает объём памяти, доступной программисту до 61,4 Кбайт.

Структура микропроцессора В1801ВМ1

Микросхема К1801ВМ1 ? однокристальный 16-ти разрядный микропроцессор (ОМП), предназначен для обработки цифровой информации в системах управления технологическими процессами, в контрольной и измерительной аппаратуре и системах связи, а также решения в составе ЭВМ инженерно-технических и экономических задач. Условное графическое изображение представлено на рисунке 1.

Назначение выводов приведено в таблице 2.

Таблица 2.

|Вывод. |Обознач. |Функциональное назначение выводов. |

| 1 |CLC |Синхронизация |

| 2 |SACK |Подтверждение выборки |

| 3, 6, 26, |SP |Резервные |

|27 | | |

| 4 |DMGO |Предоставление прямого доступа |

| 5 |DMR |Требование прямого доступа |

| 7 |SEL1 |Выборка первого регистра ввода/вывода |

| 8 |SEL2 |Выборка второго регистра ввода/вывода |

|9-20, 22-25|AD0-AD15 |Разряды адреса/данных |

| 21 |GND |Общий |

| 28 |BSY |Сигнал занятости канала |

| 29 |DCLO |Авария источника питания |

| 30 |ACLO |Авария сетевого питания |

| 31 |IRQ1 |Первый запрос радиального прерывания |

| 32 |IRQ2 |Второй запрос радиального прерывания |

| 33 |IRQ3 |Третий запрос радиального прерывания |

| 34 |INIT |Установка исходного состояния |

| 35 |VIRQ |Требование прерывания |

| 36 |IAKO |Предоставления прерывания |

| 37 |DOUT |Вывод данных (запись данных) |

| 38 |DIN |Ввод данных (чтение данных) |

| 39 |RPLY |Синхронизация пассивного устройства (ответ) |

| 40 |WTBT |Вывод байта (запись/байт) |

| 41 |SYNC |Синхронизация активного устройства (обмен) |

| 42 |Ucc |Напряжение питания |

Однокристальный 16-разрядный микропроцессор К1801ВМ1 предназначен для выполнения следующих функций:

· вычисление адресов операндов и команд.

· обмен информацией с другими устройствами; подключенными к системной магистрали;

· обработка операндов;

· обработка прерываний от клавиатуры и устройств пользователя, подключенных к разъему порта ввода-вывода.

Процессор является единственным активным устройством микроЭВМ, управляющим циклами обращения к системной магистрали и обрабатывающим прерывания от пассивных устройств, которые могут посылать или принимать информацию только под управлением процессора.

Микропроцессор К1801ВМ1 содержит следующие основные функциональные блоки:

5. 16-разрядный операционный блок, служащий для формирования адресов команд и операндов, выполнения логических и арифметических операций, хранения операндов и результатов;

6. блок микропрограммного управления, вырабатывающий последовательность микрокоманд, Соответствующую коду принятой машинной команды. Этот блок построен на базе программируемой логической матрицы (ПЛМ). содержащей 250 логических произведений;

7. блок прерываний, организующий приоритетную систему прерываний (прием и предварительная обработка внешних и внутренних запросов на прерывание);

8. интерфейсный блок, обеспечивающий обмен информацией между микропроцессором ром и прочими устройствами, подключенными к системной магистрали. Этот же, блок осуществляет арбитраж при операциях прямого доступа к памяти, формирует

9. последовательность. управляющих сигналов:

10. блок системной магистрали, связывающий внутреннюю магистраль однокристального микропроцессора с внешней, управляющий усилителями приема и передачи информации на совмещенные выводы адресов и данных;

11. схема тактирования, обеспечивающая синхронизацию работы внутренних блоков микропроцессора.

Система команд, реализованная в ПЛМ блока микропрограммного управления микропроцессора К1801BM1, совпадает с системой команд наиболее распространенных отечественных мини- и микроЭВМ типа «Электроника 60» (ДВК-2, 3, 4 и т.п.) и практически аналогична принятой для процессора Т11 компьютеров фирмы DEC. Предусмотрен также ряд специальных команд, предназначенных для работы с системным ПЗУ К1801РЕ1.

Сигналы AD0-AD15 представляют собой адреса и данные, передаваемые по совмещенной системной магистрали. Передача адресов и данных по одним и тем же линиям связи обеспечивается путем разделения этих операций во времени.

Группа сигналов SYNC, DIN, DOUT, WTBT, RPLY служит для управления передачей информации по системной магистрали:

12. SYNC- вырабатывается процессором как указание, что адрес находится на выводах системной магистрали, и сохраняет активный уровень до окончания текущего цикла обмена информацией;

13. RPLY- вырабатывается пассивным устройством в ответ на сигналы DIN и DOUT. При отсутствии сигнала RPLAY (т. е. когда выбранное устройство- регистр или ячейка памяти - не отвечает) процессор отсчитывает 64 такта синхрогенератора и затем отрабатывает прерывание по зависанию (вектор 4);

14. DIN- предназначен для организации ввода данных (когда микропроцессор во время действия сигнала SYNC готов принять данные от пассивного устройства) и ввода адреса вектора прерывания (DIN вырабатывается совместно с сигналом IAK0 при пассивном уровне SYNC);

15. DOUT- означает, что данные, выдаваемые микропроцессором, установлены на выводах системной магистрали;

16. WTBT- указывает на работу с отдельными байтами и вырабатывается при обращении по нечетному адресу (операнд - старший байт) или при отработке байтовых команд.

Сигнал VIRQ является запросом на прерывание от внешнего устройства, информирующим микропроцессор о готовности устройства передавать адрес вектора прерывания. Если прерывание разрешено, то в ответ на этот сигнал процессор вырабатывает сигналы DIN и IAK0.

Сигнал IRQ1 обеспечивает управление режимом «СТОП-ПУСК» процессора с внешнего переключателя. Низкий уровень сигнала (активный) соответствует режиму «СТОП».

Сигналы IRQ2 и IRQ3 вызывают прерывания по фиксированным векторам 1008 и 2708 соответственно (при переходе из высокого уровня в низкий).

Сигнал предоставления прерывания IAK0 процессор вырабатывает в ответ на внешний сигнал VIRQ. Сигнал IAK0 передается по очереди, начиная с устройства с максимальным приоритетом, ретранслируясь от одного устройства к другому в порядке уменьшения приоритетов. Устройство с наибольшим приоритетом из числа выставивших запрос на прерывание (сигнал VIRQ) запрещает дальнейшее распространение сигнала IAK0, таким образом запрещая на время обработки данного прерывания запросы от устройств с тем же или более низким приоритетом. Однако устройства с более высоким приоритетом могут прервать обработку повторным («вложенным») прерыванием.

Сигнал DMR вырабатывается внешним активным устройством, требующим передачи ему системной магистрали (режим прямого доступа к памяти). В ответ па него процессор устанавливает сигнал DMGO, предоставляющий системную магистраль внешнему устройству с наивысшим приоритетом из числа запросивших прямой доступ (механизм реализации приоритетов - тот же, что и для прерываний). Это устройство прекращает дальнейшее распространение сигнала DMGO и выставляет сигнал SACK, означающий, что устройство прямого доступа к памяти (ПДП) может производить обмен данными, независимо от процессора используя стандартные циклы обращения к системной магистрали.

Низкий уровень сигнала BSY означает, что микропроцессор начинает обмен по магистрали (т.е. что она занята для других устройств). Переход сигнала из низкого уровня в высокий указывает на окончание обмена.

Сигнал аварии источника питания DCLO вызывает установку микропроцессора в исходное состояние и появление сигнала INIT. Сигнал аварии сетевого питания ACLO вызывает переход микропроцессора на обработку прерывания по сбою питании (высокий уровень свидетельствует о нормальном сетевом напряжении).

Сигнал SEL1 инициализирует обращение к регистру управления системными внешними устройствами, а сигнал SEL2 - к регистру порта ввода-вывода.

Направление обмена данными между микропроцессором и регистрами определяется сигналами DIN или DOUT соответственно. Выставление сигнала RPLY от этих регистров не требуется. Длительности сигналов SEL1 и SEL2 совпадают с длительностью сигнала BSY.

Сигнал INIT является ответом микропроцессора на сигнал DCLO и используется, как правило, для установки периферийной части системы в исходное состояние.

Общие характеристики микропроцессора К1801ВМ1

|Представление чисел |В дополнительном коде с фиксированной запятой

|Виды команд |Безадресные, одноадресные, двухадресные

|Виды адресации |Регистровая, регистровая косвенная

| |автоинкрементная, автоинкрементная

| |косвенная, автодекрементная

| |автодекрементная косвенная

| |индексная, индексная косвенная

|Количество регистров общего значения |8 |

|Количество уровней прерывания |4 |

|Тип системной магистрали |Q-bus (МПИ, ОСТ 11.305.903-80) |

|Адресное пространство, Кб |64 |

|Тактовая частота, МГц |До 5 |

|Максимальное быстродействие при |До 500000 |выполнении регистровых операций, |оп./с

|Потребляемая мощность, Вт |Не более 1 |

|Напряжение питания, В |+5 ( (5% ) |

|Уровни сигналов, В: «лог.0»(активный |Менее 0,5 |

|уровень) | |

|«лог.1» |Более 2,4 |

|Нагрузочная способность по току, мА |3,2 |

|Емкость нагрузки, пФ |До 100 |

|Технология изготовления |N-МОП |

|Конструкция |Плананарный металлокерамический |

| |корпус с 42 выводами |

Система команд микропроцессора К1801ВМ1

Данный процессор содержит 8 регистров общего назначения (РОН, обозначение в описании команд RN, где N=0..7)один внутренний регистр состояния процессора PSW в котором задействовано 5 битов, каждый из которых имеет свои имена:

PDP-11 instructions

Single Operand instructions - one part of the word specifies the operation, referred to as "op code", the second part provides information for locating the operand.

0									9	10		12	13		15
OP-Code	Mode	Register

CLR (clear), COM (ones complement), INC (increment), DEC (decrement), NEG (twos complement negate), TST (test), ASR (arithmetic shift right), ASL (arithmetic shift left), ROR (rotate right), ROL (rotate left), SWAB (swap bytes), ADC (add carry), SBC (subtract carry), SXT (sign extend).

Double Operand instructions - the first part of the word specifies the operation to be performed, the remaining two parts provide information for locating the operands.

0			3	4		6	7		9	10		12	13		15
OP-Code	Mode	Register	Mode	Register

MOV (move), ADD, SUB (subtract), ASH (shift arithmetically), ASHC (arithmetic shift combined), BIT (bit test), BIC (bit clear), BIS (bit set), XOR (exclusive OR).

Program Control instructions - the first part of the word specifies the operation to be performed, the second part indicates where the action is to take place in the program.

0							7	8							15
OP-Code	Offset

BR (branch unconditionally), BNE (branch if not zero), BEQ (branch if zero), BPL (branch if plus), BMI (branch if minus), BVC (branch if overflow clear), BVS (branch if overflow set), BCC (branch if carry clear), BCS (branch if carry set).

BLE (branch if <= 0), BGE (branch if >= 0), BLT (branch if < 0), BGT (branch if > 0) (signed compares).

BLO (branch if lower), BHI (branch if higher), BLOS (branch if lower or same), BHIS (branch if higher or same) (unsigned compares).

SOB (subtract one from register and branch if not = 0).

Jump & Subroutine instructions

JMP (jump), JSR (jump to subroutine), RTS (return from subroutine).

EMT (emulator trap), TRAP, BPT (breakpoint trap), IOT (input/output trap), RTI & RTT (return from interrupt).

Miscellaneous instructions

HALT, WAIT (wait for interrupt), RESET (reset UNIBUS), MTPD (move to previous data space), MTPI (move to previous instruction space), MFPD (move from previous data space), MFPI (move from previous instruction space), MTPS (move to processor status word), MFPS (move byte from processor status word).

Condition Code operations

CLC, CLV, CLZ, CLN, CCC (clear relevant condition code), SEC, SEV, SEZ, SEN, SCC (set relevant condition code).

The four condition codes in the processor status word (PSW) are

N indicating a negative value

Z indicating a zero condition

V indicating an overflow condition, and

C indicating a carry condition.

"Floating Instruction Set" (FIS), option for 11/35/40 and 11/03

FADD, FSUB, FMUL, FDIV only for single precision operating on stack addressed by register operand

"Floating Point Unit" (FPU), option for 11/45 and most subsequent models

full floating point operations on single or double precision operands, selected by single/double bit in Floating Point Status Register

single precision floating point data format precessor of IEEE 754 format: sign bit, 8bit exponent, 23bit mantissa with hidden bit 24

Commercial Instruction Set (CIS), option for 11/23/24, one version of 11/74

Various decimal instructions used to support COBOL and Dibol

17. C-бит переполнения

18. T-бит трассировки

19. V-бит арифметического переполнения

20. Z-бит равенства 0

21. N-бит отрицательного числа

Два регистра из РОН (R6 и R7) отвечают за следующие функции:

22. R6 (SP)-Указатель стека

23. R7 (PC)-Счетчик команд.

При описании команд, используются следующие обозначения:

24. «SS» - поле адресации операнда-источника

25. «DD» - поле адресации операнда-приемника

26. «XXX»- смещение (-128,...,+128; 8 бит)

27. «N» - число, 3 бита

28. «NN» - число, 6 бит

29. «(N)» -содержимое ячейки или регистра N

30. «s» - операнд -источник

31. «d» - операнд -приемник

32. «r» - содержимое регистра

33. «<=» - становится равным

34. «X» - относительный адрес

35. «%» - определение регистра

36. «/\» - логическое И

37. «\/» - логическое ИЛИ

38. «\\» - исключающее ИЛИ

39. «|» - НЕ

Операции над разрядами PSW

40. «*» - установка/сброс по результату

41. «-» - состояние разряда не меняется

42. «0» - сброс

43. «1» - установка

Методы адресации

| |МЕТОД | | |R | |

| | | | | | |

Метод мнемоника

0. регистровая R

0. косвенная регистровая ( R ) или @R

1. автоинкрементная ( R )+

2. косв. автоинкрементная @( R )+

3. автодекрементная -( R )

4. косв. автодекрементная @-( R )

5. индексная X( R )

6. косв. индексная @X( R )

Команды работы с программами

000000 HALT останов

000001 WAIT пауза - ожидания прерывания

000002 RTI возврат из прерывания ( PC <=(SP)+)

000003 BPT отладочное прерывание (-(SP) <=PSW <=(16) )

000004 IOT вызов системы ввода вывода ( -(SP) <=PC <= (22) )

000005 RESET сброс магистрали и процессора

000006 RTT возврат, с запретом прерывания по Т-разряду до

исполнения следующей команды ( PC<=(SP)+ PSW<=(SP)+ )

0001DD JMP безусловный переход ( PC <= d )

00020R RTS возврат из подпрограммы ( PC <= R <=(SP)+

000240 NOP нет операции

004RDD JSR вызов подпрограммы (-(SP) <= R <= PC <= d )

0064NN MARK восстановление стека ( -(SP)<=PC +(2 x NN) PC<=R5

<=(SP)+

077RNN SOB выч. 1 и ветвл., если (R#) не 0 ( R# <= R#-1

PC<=PC=( 2xNN) )

104000-104277 EMT вызов подпрограммы ПЗУ (-(SP)<= PSW <= (32)

-(SP)<= PC <= (30) )

1064SS MTPS запись PSW ( PSW <= s )

1064Dd MFPS чтение PSW ( d <= PSW )

Переходы по условию (ветвления)

|Базовый КОП |( |XXX |

|15 | | | | | | |8 |7 | | | | | | |0 |

Если условие выполняется, то (PC) <= (PC) + (2 x NN)

000400 + XXX BR безусловный переход

001000 + XXX BNE нет равенства ( нулю ) Z=0

001400 + XXX BEQ равенство ( нулю ) Z=1

102000 + XXX BVC арифм.переп. отсутствует V=0

102400 + XXX BVS произошло арифм.переп. V=1

103000 + XXX BCC перенос отсутствует C=0

103400 + XXX BCS произошел перенос С=1

Переход по знаку

100000 + XXX BPL знак плюс N=0

100400 + XXX BMI знак минус N=1

002000 + XXX BGE больше или равно (нулю) N\\V=0

002400 + XXX BLT меньше (нуля) N\\V=1

003000 + XXX BGT больше (нуля) Z\/(N\\V)=0

003400 + XXX BLE меньше или равно(нулю) Z\/(N\\V)=1

Переход без знака

101000 + XXX BHI больше C\/Z=0

101400 + XXX BLOS меньше или равно C\/Z=1

103000 + XXX BHIS больше или равно C=0

103400 + XXX BLO меньше C=1

Одно-операторные команды

|Код операции (КОП) |DD |

|15 | | | | | | | | |6 |5 | | | | |0 |

Условные обозначения: «*»=0 операции над словами

1 операции над байтами

N Z C V

0003DD SWAB перестановка байтов * * 0 0

*050DD CLR(B) очистка (d) <=0 0 1 0 0

*051DD COM(B) побитная инверсия (d) <= (|d) * * 0 0

*052DD INC(B) прибавление 1 (d) <=(d)+1 * * *-

*053DD DEC(B) вычитание 1 (d) <=(d)+1 * * *-

*054DD NEG(B) изменение знака (d) <=-(d) * * * *

*055DD ADC(B) прибавить перенос (d)<=(d)+C * * * *

*056DD SBC(B) вычесть перенос (d)<=(d)-C * * * *

*057DD TST(B) проверка (d)<=(d) * * 0 0

*060DD ROR(B) циклич. сдвиг вправо => C,d * * * *

*061DD ROL(B) циклич. сдвиг влево C,d <= * * * *

*062DD ASR(B) арифм. сдвиг вправо (d)<=(d)/2 * * * *

*063DD ASL(B) арифм. сдвиг влево (d)<=(d)*2 * * * *

*067DD SXT расширить знак N=0 (d)<=0 0 1 0-

N=1 (d)<=177777 1 0 0-

Двух операторные команды

|КОП |SS |DD |

|15 | | |12 |11 | | | | |6 |5 | | | | |0 |

N S V C

*1SSDD MOV(B) переслать (d)<=(s) * * 0-

*2SSDD CMP(B) сравнить (s)-(d) * * * *

*3SSDD BIT(B) проверить разряды (s)/\(d) * * 0 -

*4SSDD BIC(B) очистить разряды (d)<=(|s)/\(d) * * 0 -

*5SSDD BIS(B) установить разряды (d)<=(s)\/(d) * * 0 -

06SSDD ADD сложить (d)<=(s)+(d) * * * *

074RSS XOR исключающее или (s)<= (r )\\(s) * * 0 -

16SSDD SUB вычесть (d)<=(d)-(s) * * * *

Операции над разрядами PSW

|Базовый КОП =240 |0/1|N |Z |V |C |

|15 | | | | | | |6 |7 | | |4 |3 |2 |1 |0 |

|Очистить | | | | | |

|000241 CLC C | |- |- |- |0 |

|000242 CLV V | |- |- |0 |- |

|000244 CLZ Z | |- |0 |- |- |

|000250 CLN N | |0 |- |- |- |

|000257 CCC N Z V C | |0 |0 |0 |0 |

|Установить | | | | | |

|000261 SEC C | |- |- |- |1 |

|000262 SEV V | |- |- |1 |- |

|000264 SEZ Z | |- |1 |- |- |

|000270 SEN N | |1 |- |- |- |

|000277 SCC N Z V C | |1 |1 |1 |1 |

Таблица 3.

|Обознач. |Код |Команда |

|MUL |070RSS |Умножение |

|DIV |071RSS |Деление |

|ASH |072RSS |Сдвиг на N разрядов одного слова |

|ASHC |073RSS |Сдвиг на N разрядов двойного слова |

|FADD |07500R |Сложение с плавающей запятой |

|FSUB |07501R |Вычитание с плавающей запятой |

|FMUL |07502R |Умножение с плавающей запятой |

|FDIV |07503R |Деление с плавающей запятой |

В состав микросхемы входят следующие основные функциональные блоки, объединенные информационно-управляющими связями:

· 16-разрядный операционный блок, выполняющий операции формирования адресов команд и операндов, логические и арифметические операции, хранение операндов и результатов;

· блок микропрограммного управления, вырабатывающий последовательность микрокоманд на основе кода принятой команды. В нем закодирован полный набор микрокоманд для всех типов команд;

· блок прерываний, организующий приоритетную систему прерываний МП. Выполняет прием и предварительную обработку внешних и внутренних запросов на прерывание вычислительного процесса;

· интерфейсный блок, выполняющий обмены информацией между МП и устройствами, расположенными на системной магистрали. Осуществляет арбитраж при операциях прямого доступа к памяти. В интерфейсном блоке формируется последовательность управляющих сигналов системной магистрали. Осуществляет арбитраж при операциях прямого доступа к памяти. В интерфейсном блоке формируется последовательность управляющих сигналов системной магистрали;

· блок системной магистрали, связывающий внутреннюю магистраль ОМП с внешней. В нем производится управление усилителями приема и выдачи информации на совмещенные выводы адресов и данных;

· схема тактирования, обеспечивающая синхронизацию внутренних блоков.

Основные параметры К1801ВМ1:

Разрядность	16 двоичных разрядов
Предоставление чисел	дополнительный код с фиксированной запятой
Система команд	безадресная, одноадресная, двухадресная
Число регистров общего назначения (РОН)	8
Число линий запросов на прерывания	4
Системная магистраль	Q-bus (типа МПИ) с совмещенными шинами для передачи адреса и данных
Адресное пространство	64К байт
Тактовая частота	От 100 кГц до 5Мгц
Максимальное быстродействие выполнения команд сложения в составе ЭВМ при регистровом методе адресации	до 500 тыс. операций/с
Потребляемая мощность	до 1,2 Вт

Архитектура микропроцессора КМ1801ВМ2

Микросхема КМ1801ВМ2 - однокристальный МП, является дальнейшим развитием МП К1801ВМ1. Он обладает более высоким быстродействием, расширенной системой команд и рядом новых функциональных возможностей. По сравнению с К1801ВМ1 МП КМ1801ВМ2 может выполнять дополнительные команды расширенной арифметики (таблица 3). Команды плавающей запятой (MUL, DIV, ASH, FDIV) выполняются на программном уровне с помощью системного ПЗУ КР1801РЕ2.

Основные параметры КМ1801ВМ2

Быстродействие выполнения регистровых команд типа

“Сложение”......................................до 1000 тыс. операций/с.

Быстродействие выполнения

команд типа “Умножение”............до 100 тыс. операций/с.

Максимальная тактовая

частота.............................................10Мгц.

мощность потребления...................до 1,7 Вт.

Архитектура микропроцессора КМ1801ВМ3

Микросхема КМ1801ВМ3 - представляет собой 16-разрядный МП, включающий операционный блок, блок прерываний, блок микропрограммного управления, диспетчер памяти и блок управления системной магистрали.

Отличительной особенностью являются большой объем адресуемой памяти, высокое быстродействие и возможность подключения сопроцессора арифметики чисел с плавающей запятой (СППЗ). В микросхеме используется три типа команд: безадресные, одноадресные и двухадресные. В кодах одноадресных и двухадресных команд содержится информация, определяющая: выполняемую функцию (код операции); регистры общего назначения, используемые при выборке операндов; метод адресации.

Основные параметры КМ1801ВМ3

Разрядность чисел и команд........16разрядов с возможностью предоставления

и обработки 32-разрядных слов.

Объем адресуемой памяти..............4М байт.

Принцип управления......................микропрограммный.

Число команд..................................72 с фиксированной запятой,

46 с плавающей запятой (при

подключении СППЗ).

Число регистров общего

назначения........................................8.

Производительность операций

“Регистр-регистр”............................сложение в потоке 1,5 млн.

операций/с; умножение 100 тыс.

операций/с; деление 50 тыс.

операций/с.

Число линий запросов на

прерывание.......................................4.

Мощность потребления..................1,5 Вт.

Микросхема К1801ВП1-30 - построена на основе базового матричного кристалла микросхемы К1801ВП1. Она предназначена для управления ОЗУ (УОЗУ) динамического типа, выполненного на основе микросхем серии К565РУ3 и К565РУ6, и выполняет:

- прием, хранение и преобразование адреса для накопителя ОЗУ;

- регенерацию памяти;

- связь накопителя ОЗУ и буферного регистра данных с каналом передачи информации ЭВМ;

- специальные функции для управления системными областями памяти при работе с ОМП К1801ВМ1.

Основные параметры К1801ВП1-30 приведены в таблице 4 и 5.

Микросхема К1801ВП1-33 - применяется для организации интерфейса накопителя на гибких магнитных дисках (НГМД) типа “Электроника ГМД-7012”.

Совместно с микросхемой К1801ВП1-34 выполняет функции контроллера интерфейса 16-разрядного программируемого параллельного ввода/вывода и контроллера байтового параллельного интерфейса. Основные параметры К1801ВП1-30 приведены в таблице 4.

Таблица 4.

|Параметр |Значение | |Параметр |Значение |

|Uвых. низкого уровня,В | 0,5 | |Напряжение питания, В |4,75-5,75 |

|Uвых. высокого уровня,В | min 2,4 | |Uвх. максимальное, В | 5,25 |

|Ток утечки на входе,мкА | 1 | |Uвх. минимальное, В |min -0,5 |

|Ток утечки на выходе | 10 | |Iвых. низкого уровня,мА | 3,2 |

|Uвх. низкого уровня,В | 0,7 | |Iвых. высокого уровня |min -1,0 |

|Uвх. Высокого уровня,В | min 2,2 | |Емкость нагрузки, пФ | 100 |

|Входная емкость, пФ | 10 | |Температура окр. среды |от -10 |

|Выходная емкость, пФ | 15 | | |до +70 |

Микросхема К1801ВП1-34 - предназначена для использования совместно с микросхемой К1801ВП1-33 для организации интерфейса 16 разрядного программируемого параллельного ввода/вывода, байтового параллельного интерфейса. Она работает в режимах устройства передачи информации, буферного регистра данных, устройства выдачи вектора прерывания и компаратора адреса. Основные параметры К1801ВП1-30 приведены в таблице 4 и 5.

Микросхема К1801ВП1-35 - это асинхронный приемопередатчик для внешних устройств, работающих на линию связи с последовательной передачей информации, предназначен для преобразования параллельной информации в последовательную и наоборот. В состав микросхемы входят:

- блок системной магистрали, обеспечивающий связь параллельного канала с регистрами микросхемы;

- блок синхронизации, обеспечивающий запись и чтение информации, а также синхронизацию работы микросхемы по системной магистрали;

- компаратор адресов и управляющих сигналов, производящий выбор по адресу регистров микросхемы и выработку сигналов на запись или чтение информации;

- блок режима работы, устанавливающий работу микросхемы в различных форматах данных;

- блоки приемника и передатчика, состоящие из регистра состоящий из регистра состояния, сдвигового регистра и буферного параллельного регистра;

- блок селектора скоростей, обеспечивающий работу микросхемы на разных скоростях обмена информацией по последовательному каналу, а также выработку сигнала EVNT с частотой 50Гц.

Микросхема обеспечивает по последовательному каналу:

- скорости обмена при тактовой частоте 4608 кГц 50, 75, 100, 150, 200, 300, 600, 1200, 2400, 4800, 9600, 19200 бод;

- прием и выдачу посылки в форматах 5, 7 или 8 информационных бит;

- формирование двух стоповых бит, причем в формате 5 бит - 1,5 стоповых бита;

- формирование и контроль бита паритета (четности или нечетности), а также работу без бита паритета.

Основные параметры К1801ВП1-30 приведены в таблице 4 и 5.

Микросхема КР1801РЕ2 - эта микросхема представляет собой постоянное запоминающее устройство емкостью 65536 бит с организацией 4096Х16 разрядов, предназначено для построения блоков памяти микроЭВМ различного назначения. Входы и выходы в микросхеме совмещены и поэтому передача данных осуществляется в мультиплексном режиме.

Размещено на Allbest.ru