Синтез многофункционального конечного автомата

Размещено на http://www.allbest.ru/

15

Задание на курсовой проект

Тема: Синтез многофункционального конечного автомата.

Задание: составить схему автомата, предназначенного для передачи (приёма) информационного сообщения через канал связи.

Способ передачи (приёма): циклический.

Система кодирования: произвольная.

Модуляция: произвольная.

Скорость передачи (приёма): бит/с

Параметры канала связи:

полоса пропускания: от 300 Гц до 3400 Гц;

входной уровень: от -2,3 Нп до 0 Нп;

линия: двухпроводная симметричная;

волновое сопротивление: 600 Ом.



Реферат

В данном курсовом проекте разрабатывается цифровое устройство для передачи сообщения через канал связи. В процессе проектирования производится разработка задающего генератора, делителя частоты, преобразователя кода, согласующего устройства с каналом связи, схемы синхронизации и сброса, блока питания

Для проектирования схем используется программный пакет P-CAD 2004 поставляемый компанией Accel Technologies.

Введение

Дискретными называются сообщения, состоящие из конечного числа импульсов. Как правило, это документальные сообщения, зафиксированные на бумаге, перфоленте, магнитном или оптическом носителе. В канале связи такие сообщения отображаются дискретными сигналами, представляющими собой дискретную функцию дискретных интервалов времени. Это обстоятельство накладывает свои особенности на методы их формирования, передачи и воспроизведения, на построение обрабатывающих и оконечных устройств и применяемую при анализе и синтезе таких сигналов теорию. Особенности формирования и воспроизведения дискретных сигналов находят отражение в терминологии, методах защиты от помех, количественной оценке качества передачи, конструкции передатчиков и приёмников.

В ходе курсовой работы была определена оптимальная скорость передачи информации равная 1000 бит/с. Частота несущей для заданного варианта, с учетом коэффициента деления равного 64, составила 976,56 Гц.

Вся дискретная техника основана на теории дискретных устройств, которая, в свою очередь, построена на математическом аппарате алгебры логики, или булевой алгебры, названной так в честь её основателя - Джорджа Буля. Была составлена таблица кодирования символов посылки фамилии, имени, отчества разработчика (Сопина Евгения Геннадьевна) с последующей минимизацией. На основе этой таблицы была выполнена схема преобразователя кода Ф.И.О.

Неотъемлемой частью реализации всей схемы является задающий кварцевый генератор с частотой 1000 кГц. Схема построена с использованием двух инверторов D1.I и D1.2. в цепь положительной обратной связи, которых включен кварцевый резонатор ZQ1.

На временной диаграмме представлена работа автомата со сбросом на 32-ой позиции.

Схема управления преобразования кода реализуется после определения некоторых условий: определение позиций для сброса схемы, сброса регистра, преобразовывающего параллельный код в последовательный, параллельной записи и т.д. На выходе данной схемы сигнал FM.

Схема согласования с каналом связи предназначена для согласования параметра передатчика с параметрами канала: сопротивления, усилением передающего сигнала. Схема реализуется на двух операционных усилителях.

Принципиальная схема автомата построена на микросхемах средней интеграции и на отдельных радиокомпонентах. В качестве элементной базы используются микросхемы серии К561, построенные на КМДШ логике.

Для унификации проектирования предъявлено требование к использованию интегральных микросхем одной серии во всем проекте. Для автоматизации процесса используется программный продукт Accel Technologies P-CAD 2004. Расчеты проведены в системе Mathsoft MathCAD 14 Enterprise.

1. Параметры передающего устройства

1.1 Структурная схема автомата

Автомат содержит:

- задающий генератор с кварцевой стабилизацией (ЗГ);

- делитель частоты, для формирования необходимой последовательности импульсов (ДЧ);

- преобразователь кода Ф.И.О. (ПК);

- преобразователь параллельного кода в последовательный (ПП);

- схему согласования с каналом связи (ССКС);

- схему синхронизации и сброса (СС);

- формирователь стартстопных синхронизирующих импульсов (СИ);

- блок питания (БП).

Структурная схема автомата изображена на рисунке 1.1

Рисунок 1.1 - Структурная схема автомата



1.2 Определение коэффициента деления

Скорость передачи информации определяется по следующей формуле:

, (1.1)

где - параметр, определяющийся номером варианта по журналу.

бит/c

бит/c

Следовательно, выбирается фазовая модуляция

Для расчета коэффициента деления частоты принимаем резонансную частоту кварцевого резонатора равной кГц. Коэффициент деления рассчитывается исходя из формулы:

(1.2)

Гц

Гц

=

=

Гц

Выбирается , что соответствует частоте 976,56 Гц на выходе делителя частоты. Частота f1 укладывается в диапазон от до .



1.3 Функциональный ряд интегральных микросхем

Каждая серия ИМС имеет набор микросхем разного функционального назначения. Совокупность этих микросхем называют функциональным рядом. В различных сериях существуют микросхемы одного функционального назначения, имеющие одинаковую структурную схему, условное обозначение и схему подключения выводов. Однако такие микросхемы имеют отличия в технологии изготовления, различные корпуса и существенные отличия в параметрах.

Функциональный ряд можно разбить на несколько групп по функциональному назначению: генераторы, формирователи, триггеры, логические элементы, счетчики, регистры, дешифраторы и прочие. Информация о таких функциональных группах в справочнике дается от простых групп к сложным, с указанием их условного обозначения, схемы подключения и основных параметров, сведенных в отдельные таблицы. В справочниках дается их применение в более сложных устройствах с указанием конкретных серий, номиналов параметров навесных элементов и отдельных вариантов практических схем.

Для данного проекта выбираются ИМС ряда К561.



2. Функциональные узлы схемы

2.1 Задающий генератор

Выбор схемы задающего генератора зависит от следующих факторов:

- стабильность генерируемой частоты;

- форма вырабатываемого сигнала;

- амплитуда и мощность сигнала;

- количество и фаза выходных сигналов.

Существует множество различных генераторов, в данном проекте используется импульсный генератор, выполненный на цифровых элементах.

Задающий кварцевый генератор импульсов (мультивибратор) служит для формирования периодических импульсных сигналов в узлах автоматики и связи и является основой для получения необходимого набора высокостабильных рабочих частот. Схема построена с использованием двух инверторов D2.1 и D2.2. в цепь положительной обратной связи, которых включен кварцевый резонатор ZQ1. Исходный линейный режим работы инверторов D2.1 и D2.2, необходимый для обеспечения условий самовозбуждения, достигается введением в схему местных отрицательных обратных связей (ООС). ООС реализуется использованием резисторов R1 и R2.

Для расчета генератора необходимо, задавшись емкостями С1 и С2, определить значения сопротивлений R1 и R2 по следующим формулам:

, (2.1)

, (2.2)

где - резонансная частота кварцевого резонатора (1000 кГц).

Для емкостей пФ и пФ:

Ом

Ом

Исходя из ряда номиналов Е24 (допуск 5%) выбираются: кОм и кОм

Схема задающего генератора приведена на рисунке 2.1.

Рисунок 2.1 - Схема задающего генератора

2.2 Делитель частоты

Схема делителя частоты реализована на счетчиках К561ИЕ10, исходя из расчетов, приведенных в пункте 2.2, и изображена на рисунке 2.2. Схема реализует коэффициент деления, равный 64 с помощью выхода «64» счетчиков.



Рисунок 2.2 - Схема делителя частоты

2.3 Преобразователь параллельного кода в последовательный

Принцип преобразования заключается в поочерёдном подключении кодированного символа к схеме согласования с каналом связи в порядке возрастания номера такта. Очерёдность подключения разрядов символа обычно оговаривается протоколом обмена, однако в задании к данному проекту она не оговорена, следовательно, значения не имеет. Следует выбрать схемотехническое решение преобразователя параллельного в последовательный код ПП из приведённых примеров, но следует иметь в виду, что при выборе другого базиса микросхем возможны и другие схемные решения.

В качестве основы ПП предлагается одно из следующих устройств:

- сдвигающий регистр;

- мультиплексор;

- коммутатор на логических элементах.

Для данного проекта выбирается схема преобразователя на регистре сдвига К561ИР9, которую можно увидеть на общей схеме управления преобразователем кода (рисунок 4.3).

2.4 Формирователь старт-стоповых синхронизирующих импульсов

В современных модемах алгоритм синхронизации может быть достаточно сложным, но длинную посылку всегда делят на части. Отдельные последовательные части могут объединяться в более крупные, которые называют кадрами. Для упрощения декодирования размеры кадров в одной посылке стараются сделать одинаковыми. В состав кадра обязательно должны входить стартовые (для определения начала) и стоповые (для определения конца) импульсы, кроме этого могут добавляться другие служебные импульсы (адрес и имя посылки, контрольные суммы, информация для восстановления данных в случае искажения кода из-за помех и прочее), а также импульсы данных. Из общего размера кадра служебные импульсы могут занимать вплоть до 50%.

Сложное кодирование осуществляется программным способом на микроконтроллерах. В данном проекте используются только стартовые и стоповые импульсы. Стартовая комбинация должна выглядеть не проще чем 0101, а стоповая не проще, чем 0000 0000 0000.

Зависимость от времени требует выдачи схемой синхронизирующего кода один раз за цикл в начале посылки на месте нулевой комбинации. В данном проекте формирователь старт-стоповых синхронизирующих импульсов реализован на микросхеме десятичного счётчика К561ИЕ8 с дешифратором на выходе:

(2.3)



Схема формирователя старт-стоповых синхронизирующих импульсов также изображена в составе общей схемы управления преобразователем кода на рисунке 4.3.

2.5 Фазовый модулятор

Исходя из расчетов, приведенных в пункте 2.2, в связи с достаточно высокой скоростью передачи была выбрана фазовая модуляция. Это обусловлено тем, что фазовая модуляция является наиболее защищённой от помех и даёт возможность реализовать максимальную скорость передачи. Основным ее недостатком является сложный алгоритм приёма, но при наличии процессора на приёмном конце качество декодирования определяется в большей степени программным обеспечением. Этот факт находит широкое применение в современных компьютерных модемах. Следует учитывать, что в условиях повышенных помех нужно предусмотреть более гибкий алгоритм модуляции, например, изменение несущей частоты (C), переменное отношение несущей к входному алфавиту (D) модулятора C/D и их фазы, однако в данном проекте эти вопросы не затрагиваются. Модуляцию заменяем манипуляцией со сдвигом фаз на 180о.

При этом уровень, мощность и скорость передачи сигнала должны соответствовать параметрам канала связи. Помимо этого выходные параметра автомата должны регулироваться в необходимых пределах.

После модулирования в пределе количество единичных и нулевых импульсов должно быть одинаковым, т.е. постоянная составляющая в спектральном разложении сигнала должна равняться нулю.

Схемную реализацию получается из функций алгебры-логики:

, (2.4)

где - несущая частота;

- входной алфавит.

Схема полученного фазового манипулятора представлена в составе общей схемы управления преобразователем кода на рисунке 4.3.



3. Кодирование информации

3.1 Определение разрядности и кодирование алфавита

Для определения числа разрядов кода используется следующая формула:

, (3.1)

где - число символов в передаваемой последовательности.

,

то есть делается вывод, о том, что передаваемый в канал связи код будет четырехразрядным.

Воспользовавшись формулой (3.1) можно выяснить разрядность входной последовательности, подставив в нее общее количество передаваемых символов:

При этом в конец кодовой последовательности перед сигналом паузы введены три символа пробела. Это сделано для надежности определения конца сообщения.

3.2 Кодирование выходной последовательности

Далее составляется кодовая таблица (таблица 3.1). В столбце “номер тактового импульса” указываются такты, в течение которых будет формироваться сообщение. Столбцы “Х6, Х5, Х4, Х3, Х2, Х1” содержат номера такта в двоичном коде. Столбец “символ” содержит сообщение, посылаемое в канал связи. В столбце “номер кодированной буквы” указывается номер символа алфавита. Столбцы “Y4, Y3, Y2, Y1” содержат двоичный код передаваемого символа. Для передаваемого сообщения используется код “32-16-8-4-2-1”.

Таблица 3.1 - Кодирование передаваемой последовательности

Входное слово преобразователя кода	Выходное слово
№ такта	символ	X6 32	Х5 16	Х4 8	Х3 4	Х2 2	Х1 1	№ кода буквы	Y4 (8)	Y3 (4)	Y2 (2)	Y1 (1)
0		0	0	0	0	0	0	0	0	0	0	0
1	Е	0	0	0	0	0	1	1	0	0	0	1
2	М	0	0	0	0	1	0	2	0	0	1	0
3	Е	0	0	0	0	1	1	1	0	0	0	1
4	Л	0	0	0	1	0	0	3	0	1	0	0
5	Ь	0	0	0	1	0	1	4	0	1	0	1
6	Я	0	0	0	1	1	0	5	0	1	1	0
7	Н	0	0	0	1	1	1	6	0	1	1	1
8	О	0	0	1	0	0	0	7	1	0	0	0
9	В	0	0	1	0	0	1	8	1	0	0	1
10		0	0	1	0	1	0	0	0	0	0	0
11	И	0	0	1	0	1	1	9	1	0	1	1
12	Г	0	0	1	1	0	0	10	1	1	0	0
13	О	0	0	1	1	0	1	7	1	0	0	0
14	Р	0	0	1	1	1	0	11	1	1	1	0
15	Ь	0	0	1	1	1	1	4	0	1	0	1
16		0	1	0	0	0	0	0	0	0	0	0
17	В	0	1	0	0	0	1	8	1	0	0	1
18	Л	0	1	0	0	1	0	3	0	1	0	0
19	А	0	1	0	0	1	1	12	0	0	1	1
20	Д	0	1	0	1	0	0	13	1	1	0	1
21	И	0	1	0	1	0	1	9	1	0	1	1
22	М	0	1	0	1	1	0	2	0	0	1	0
23	И	0	1	0	1	1	1	9	1	0	1	1
24	Р	0	1	1	0	0	0	11	1	1	1	0
25	О	0	1	1	0	0	1	7	1	0	0	0
26	В	0	1	1	0	1	0	8	1	0	0	1
27	И	0	1	1	0	1	1	9	1	0	1	1
28	Ч	0	1	1	1	0	0	14	1	1	1	0
29		0	1	1	1	0	1	0	0(~)	0(~)	0(~)	0(~)
30		0	1	1	1	1	0	0	0(~)	0(~)	0(~)	0(~)
31		0	1	1	1	1	1	0	0(~)	0(~)	0(~)	0(~)
32	сброс	1	0	0	0	0	0	0	0(~)	0(~)	0(~)	0(~)

3.3 Составление выходных функций преобразователя кода

Выходные функции преобразователя кода получаем в минимизированном виде с помощью карт Карно.

То есть выходные функции преобразователя кода в минимальной дизъюнктивной формуле примут вид:

Исходя из выбранного ряда микросхем и расчетов, строится схема преобразователя кода, изображенная на рисунках 3.2 и 3.3. Сам преобразователь кода реализован на элементах Шеффера (базис И-НЕ): К561ЛИ1, К561ЛА8, К561ЛА9, К561ЛА7, и выполняет функции перевода пятиразрядного кода в четырехразрядный путем реализации формул преобразования.



Рисунок 3.1 - Схема преобразователя кода (часть 1)



Рисунок 3.2 - Схема преобразователя кода (часть 2)

4. Логическая модель функционирования конечного автомата

4.1 Составление временной диаграммы

Исходя из определенных ранее основных параметров автомата, составляются диаграммы функционирования автомата в целом в связи с необходимостью определения и схемного решения функций других узлов и увязки уже определённых частей передатчика.

Временная диаграмма работы автомата строится с учётом выбранной элементной базы. В данном примере сигналы:

- счётчика К561ИЕ16 (С, W1, W2, X1, X2, X3, X4, X5, R);

- регистра К561ИР9 (PS - параллельная запись, Q0, Q1, Q2, Q3 - выходные параллельные данные, RR - сброс регистра);

- счётчика К561ИЕ8 (Q0, Q1, Q2, Q3, Q4, Q5 - десятичный выход, С - синхронизирующий вход);

- ST - стартовый импульс;

- R - сброс всей схемы в исходное состояние (формируется специальной схемой сброса);

- D - последовательный выходной код данных;

- ФМ - фазоманипулированный выходной сигнал.

Временная диаграмма функционирования автомата показана на рисунке 4.1.



Рисунок 4.1

Из диаграммы работы автомата записываются функции дополнительных схем, необходимых для обеспечения работы, выбранных интегральных микросхем:



от до (RS-триггер)

4.2 Функциональная схема автомата и схема управления преобразователем кода

По временной диаграмме функционирования автомата и его структурной схеме строится функциональную схему работы конечного автомата (рисунок 4.2).

Рисунок 4.2 - Функциональная схема конечного автомата

Задающий генератор (ЗГ) генерирует импульсы частотой 1000 кГц. Делитель частоты (ДЧ) вырабатывает последовательность импульсов частотой 15625 Гц. Последовательность импульсов 1 поступает на двоичный счетчик К561ИЕ16, который вырабатывает синхроимпульсы (С), вспомогательные сигналы (W1, W2), а так же кодовую последовательность (X). Синхроимпульсы синхронизируют работу десятичного счетчика К561ИЕ8 и регистра К561ИР9. Помимо этого последовательность синхроимпульсов поступает на фазовый манипулятор (ФМ) и играет роль несущей частоты. Микросхема К561ИЕ8 генерирует стартовые импульсы.

Кодовая последовательность (Х) поступает на вход преобразователя кода (ПК), который кодирует сообщение (Y), передаваемое в канал связи. Сообщение поступает на входы D регистра. Регистр в свою очередь преобразует параллельный код сообщения в последовательный при помощи сигнала PS (). С выхода Q3 данные (D), объединяясь со стартовым импульсом, поступают на вход модулятора.

RS - триггер, управляемый кодовой последовательностью (Х), сбрасывает регистр, формируя, тем самым, три пробела в конце сообщения. Сброс схемы происходит после окончания сообщения.

Модулированный сигнал поступает на вход схемы согласования с каналом связи, которая состоит из двух операционных усилителей К140УД14. Схема согласует параметры сигнала с параметрами линии связи и затем передает его в канал.

В результате проведенных операций закончено функциональное описание схемы управления преобразователем кода (СС, ПП, СИ, ССКС и ДЧ из структурной схемы), что позволяет построить ее. Схема управления изображена на рисунке 4.3.



Рисунок 4.3 - Схема управления преобразователем кода



5. Схема согласования с каналом связи

5.1 Расчет

Выходной каскад необходим для согласования волновых параметров передатчика и канала. Для схемы согласования справедливы следующие формулы:

Усиление по постоянному току:

(5.1)

Частота квазирезонанса:

(5.2)

Добротность полюса:

(5.3)

Принимается, что , нФ, , тогда (5.3) перепишется в виде:

(5.4)



Подставив численные значения в (5.4) и выразив C4, можно получить:

Ф

Из ряда номиналов Е24 выбирается нФ

Далее рассчитывается частота:

(5.5)

с-1

Выразив из (5.2) , можно получить:

Ом

Из ряда номиналов Е24 выбирается кОм

Принимается сопротивление Ом

Из ряда номиналов Е24 выбирается кОм

Из (5.1):

Амплитуда сигнала подаваемого на вход схемы равна 9 В. Разделительный конденсатор не пропускает постоянную составляющую, соответственно, делается вывод о том, что на вход схемы подается сигнал с амплитудой 4,5 В.

Падение напряжения на конденсаторе не должно превышать 3%. Соответственно, потенциал в точке между и равен В. Потенциал в точке между и принимается равным 0,775В. Потенциал в точке между и принимается на порядок ниже, то есть 0,077 В.

Выбираем кОм, тогда ток в цепи делителя напряжения:

А

Ом

Ом

Из ряда номиналов Е24 выбирается: кОм, кОм

Падение напряжения на конденсаторе составляет 0,135В

Ом

Ф

Из ряда номиналов Е24 выбирается нФ

5.2 Полученная схема

По результатам расчетов, приведенных в предыдущем пункте, строится схема согласования с каналом связи, изображенная на рисунке 5.1.



Рисунок 5.1 - Схема согласования с каналом связи



6. Источник питания

Блок питания реализован на трансформаторе с напряжением вторичной обмотки 30В. Необходимо получить напряжение 9В для питания цифровых микросхем, и 15В для питания операционных усилителей. Частота входного напряжения составляет 50 Гц.

Токи: мА, мА.

Серия микросхем К561 не требует высокой стабильности питающего напряжения, поэтому вполне достаточно реализовать параметрический стабилизатор на стабилитроне. Пульсации напряжения не должны превышать 5%.

6.1 Расчет сети на 9В

Выберем стабилитрон Д818Г (Uст=9 В, Iст мин=3 мА, Iст макс=33 мА)

Общее сопротивление цепи вычисляется по формуле:

(6.1)

Сопротивление балластного резистора вычисляется по формуле:

(6.2)



Из ряда Е24 выбирается Ом

Мощность резистора рассчитывается для режима короткого замыкания:

(6.3)

Мощность принимается равной: Вт

Сопротивление конденсатора не должно превышать 3% от общего сопротивления цепи, тогда Ом. Далее рассчитывается величина емкости:

(6.4)

Из ряда Е24 принимается мкФ

Конденсатор мкФ берется из расчета по мкФ на 10 корпусов (всего 23 корпуса). Емкость при разводке схемы разбивается на несколько конденсаторов, равномерно распределяющихся по печатной плате устройства. Следовательно, номинал емкости не выбирается.

6.2 Расчет сети на 15В

Для расчета сети выбирается стабилитрон КС515А (Uст=15В, Iст мин=1 мА, Iст макс=53 мА). Далее сеть рассчитывается по формулам (6.1)-(6.4):



Из ряда Е24 выбираются Ом

Вт

Мощность принимается равной: Вт

Для Ом:

Ф

Из ряда Е24 принимается мкФ

Конденсаторы нФ берутся из расчета по мкФ на 10 корпусов (всего 2 корпуса).

6.3 Схема источника питания

Полученная схема источника питания изображена на рисунке 6.1.



Рисунок 6.1 - Схема источника питания



7. Описание элементной базы

7.1 Микросхема К561ЛА7

Данная микросхема выполняет логическую функцию 2И-НЕ. Содержит четыре логических элемента. Нумерация выводов микросхемы и её условное обозначение приведены на рисунке 7.1.

Рисунок 7.1 - Микросхема К561ЛА7

7.2 Микросхема К561ЛА8

Данная микросхема выполняет логическую операцию 4И-НЕ. Содержит два логических элемента. Нумерация выводов микросхемы и ее условное обозначение приведены на рисунке 7.2.

Рисунок 7.2 - Микросхема К561ЛА8



7.3 Микросхема К561ЛА9

Данная микросхема выполняет логическую операцию 3И-НЕ. Содержит три логических элемента. Нумерация выводов микросхемы и ее условное обозначение приведены на рисунке 7.3.

Рисунок 7.3 - Микросхема К561ЛА9

7.4 Микросхема К561ЛЕ5

Данная микросхема выполняет логическую операцию 2ИЛИ-НЕ. Содержит четыре логических элемента. Ее условное обозначение приведено на рисунке 7.4.

Рисунок 7.4 - Микросхема К561ЛЕ5



7.5 Микросхема К561ЛЕ10

Данная микросхема выполняет логическую функцию 3ИЛИ-НЕ. Содержит три интегральных элемента. Нумерация выводов микросхемы и ее условное обозначение приведены на рисунке 7.5.

Рисунок 7.5 - Микросхема К561ЛЕ10

7.6 Микросхема К561ЛИ1

Данная микросхема реализует функцию 9И, также имеется инвертор. Нумерация выводов микросхемы и ее условное обозначение приведены на рисунке 7.6.

Рисунок 7.6 - Микросхема К561ЛИ1



7.7 Микросхема К561ИЕ8

Данная микросхема представляет собой счетчик по модулю 10 с дешифратором, выполнена на основе пятикаскадного высокоскоростного счетчика Джонсона и дешифратора, преобразующего двоичный код в сигнал на одном из десяти выводов.

Если на входе разрешения счета V присутствует низкий уровень, счетчик осуществляет счет синхронно с положительным фронтом на тактовом входе С. При высоком уровне на входе V действие входа С запрещается и счет останавливается. Сброс счетчика осуществляется подачей высокого уровня на вход R. Счетчик имеет выход переноса Р. Положительный фронт выходного сигнала переноса появляется через 10 импульсов на входе С и используется как входной сигнал для счетчика следующей декады.

Структурная схема счетчика К561ИЕ8 и его условное обозначение приведены на рисунке 7.7, а временные диаграммы работы - на рисунке 7.8.

Рисунок 7.7 - Условное обозначение микросхемы К561ИЕ8



Рисунок 7.8 - Временные диаграммы работы микросхемы К561ИЕ8

7.8 Микросхема К561ИЕ10

Данная микросхема содержит два независимых четырехразрядных двоичных счетчика с параллельным выходом. Для повышения быстродействия в ИС применен параллельный перенос во все разряды. Подача счетных импульсов может производиться либо в положительной полярности (высоким уровнем) на вход С, либо в отрицательной полярности (низким уровнем) на вход V. В первом случае разрешение счета устанавливается высоким уровнем на входе V, а во втором случае - низким уровнем на входе С.

При построении многоразрядных счетчиков с числом разрядов более четырех соединение между собой ИС ИЕ10 может производиться с последовательным или параллельным формированием переноса. В первом случае на входе (вывод 1 или 9) следующего каскада счетчика подается высокий уровень с выхода Q4 (выводы 6 или 14) предыдущего каскада.

Структурная схема и условное обозначение счетчиков типа ИЕ10 приведены на рисунке 7.9.



Рисунок 7.9 - Микросхема К561ИЕ10

7.9 Микросхема К561ИЕ16

Данная микросхема содержит четырнадцатиразрядный асинхронный счетчик с последовательным переносом. Сброс счетчика в нуль осуществляется импульсом положительной полярности длительностью не менее 550 нс по входу R. Содержимое счетчика увеличивается по отрицательному перепаду (срезу) импульса по входу С. Максимальная частота входных импульсов при В достигает 4МГц. Устройство имеет выходы от 1,4...14 разрядов. Условное обозначение ИС приведено на рисунке 7.10.

Рисунок 7.10 - Микросхема К561ИЕ16



7.10 Микросхема К561ИР9

Данная микросхема содержит четырехразрядный последовательно-параллельный гистры сдвига. Регистр сдвига типа ИР9 содержит два последовательных входа J и К. Если их соединить вместе, то получится простой D-вход. Высокий уровень на входе P/S (переключатель “параллельный режим ввода - последовательный режим ввода”) определяет режим параллельного ввода информации с входов D0...D3. Параллельная запись осуществляется асинхронно. Если на входе P/S установлен низкий уровень, то установлен режим последовательного ввода с входов J и К и сдвига информации по фронту (положительному перепаду) синхроимпульсов на входе С.

Установка всех триггеров регистра в нулевое состояние осуществляется асинхронно высоким уровнем на входе R. С помощью входа Т/С можно устанавливать на выходах Q0...Q3 прямой код (высокий уровень на входе Т/С) или дополнительный код (низкий уровень на входе Т/С).

Условное обозначение и нумерация выводов приведены на рисунке 7.11.

Рисунок 7.11 - Микросхема К561ИР9



7.11 Операционные усилители К140УД14А, К140УД14Б, К140УД14В

Прецизионные операционные усилители с малыми входными токами и малой потребляемой мощностью с защитой выхода при коротком замыкании на корпус или на источник питания. Коррекция АЧХ осуществляется внешними цепями коррекции, подключаемыми к выводам 1 и 8. Микросхемы конструктивно оформлены в корпусе типа 301.8-2. Условное обозначение и нумерация выводов приведены на рисунке 7.12

Рисунок 7.12 - Операционный усилитель типа К140УД14

Основные параметры при температуре 25±5°С операционных усилителей приведены в таблице 7.1.

Таблица 7.1 - Основные параметры операционных усилителей

, В	, В	, мА	, нА	, нА	, мВ	, В	, В		, дБ	, МОм	, МГц
+151,5	-151,5	0,6	2	0,2	2	13	-13	50000	85	302	0,33



Заключение

Целью данного курсового проекта являлось освоение методики проектирования цифровых устройств. Для реализации этой цели требовалось спроектировать конечный автомат, передающий кодированное сообщение в канал связи. Для этого было необходимо спроектировать систему кодирования сообщения и, соответственно, преобразователь кода для нее. Так же требовалось разработать схему управления преобразователем кода и вспомогательные устройства. В заключение было необходимо спроектировать блок питания автомата и схему согласования выходных линий автомата с каналом связи.

Для реализации поставленной задачи были использованы интегральные микросхемы серии К561. В последнем разделе пояснительной записки к проекту дан краткий обзор использованных микросхем данной серии.

В соответствии с целью работы была спроектирована система кодирования, составлены функции выходов преобразователя кода с помощью минимизации по методу Карно и построена схема преобразователя кода на элементах Шеффера микросхем выбранной серии.

Параллельно был проведен расчет задающего генератора и делителя частоты, спроектирована схемная реализация данных устройств на основе интегральных микросхем выбранной серии. Далее была построена временная диаграмма работы автомата, из которой выведены логические закономерности работы микросхем и составлена функциональная схема.

Затем была составлена логическая модель функционирования схемы управления преобразователем кода и спроектирована принципиальная схема автомата на основе предыдущих расчетов и теоретических выкладок.

Также была рассчитана схема согласования автомата с каналом связи для уменьшения переходного сопротивления между автоматом и линией, что существенно повышает помехоустойчивость системы в целом. Для обеспечения питания устройства был спроектирован блок питания на 9В и ±15В. Выход блока питания на 9В предназначен для питания интегральных микросхем, а выходы ±15В - для питания входящих в схему согласования операционных усилителей.

Таким образом, цель проекта была выполнена в полном объеме. Реализован конечный автомат, передающий в цепь связи заданную последовательность символов, и представлена временная диаграмма его работы. Предусмотрены схемы обеспечения устройства питанием и согласования его выходных линий с трактом связи.

Список литературы

связь канал автомат частота

1. А.В. Нефёдов / Интегральные микросхемы и их зарубежные аналоги: Справочник. Т.10. Москва. Радиософт. 2000. 544 с.

2. Полупроводниковые приборы: Диоды, тиристоры, оптоэлектронные приборы. Справочник / А.В. Баюков, А.Б. Гитцевич, А.А. Зайцев и др. Под ред. Н.Н. Горюнова. Москва. Энергоиздат. 1982. 744 с.

3. С.А. Бирюков. / Цифровые устройства на МОП интегральных микросхемах. Москва. 1990.

4. Теоретические основы железнодорожной автоматики телемеханики и связи. Курсовое проектирование. / С.А. Сушков, Ю.И. Слюзов. Омск. Омский гос. ун-т путей сообщения. 2003. 50 с.

Размещено на Allbest.ru