Розробка блоку зв’язку з електроавтоматикою верстата 16Б16. Пристрій управління шпінделем

Размещено на http://www.allbest.ru/

Міністерство освіти і науки України

Черкаський Політехнічній технікум

Проект курсовий з теми:

Розробка блоку зв'язку з електроавтоматикою верстата 16Б16. Пристрій управління шпинделем

Вступ

електроавтоматика верстат вузол блок електрична принципова

Числове програмне керування (ЧПК) (англ. Computer numerical control) - комп'ютеризована система керування, яка зчитує командні інструкції спеціалізованої мови програмування (наприклад, G-код) і керує приводами метало-, дерево- чи пластмасообробних верстатів та верстатним оснащенням.

Верстати, обладнані числовим програмним керуванням, називаються верстатами з ЧПК. Окрім металорізальних (наприклад, фрезернічи токарні), існує устаткування для різання листових заготовок, для обробки тиском.

Інтерпретатор системи ЧПК проводить переведення програм з вхідної мови в команди керування головним приводом, приводами подач, контролерами керування вузлами верстата (увімкнути/вимкнути охолодження, швидкості переміщення і т.і.). Для визначення необхідної траєкторії руху робочого органу в цілому (інструменту/заготовки) відповідно до керуючої програми, використовуєтьсяінтерполятор, що розраховує положення проміжних точок траєкторії відповідно до заданих у програмі кінцевих точках.

Абревіатура ЧПК відповідає двом англомовним - NC і CNC, - що відображає еволюцію розвитку систем керування устаткуванням.

Системи типу NC (англ. Numerical control), що з'явилися першими, передбачали використання жорстко заданих схем управління обробкою - наприклад, задання програми за допомогою штекерів чи перемикачів, зберігання програм на зовнішніх носіях. Якихось пристроїв оперативного зберігання цих керуючих процесорів не передбачалося.

Сучасніші системи ЧПК, що мають назву CNC (англ. Computer numerical control), базуються на системі керування побудованій на мікроконтролері програмованому логічному контролері промисловому комп'ютері на базі мікропроцесора.

Програма для устаткування з ЧПК може бути завантажена із зовнішніх носіїв (наприклад, магнітної стрічки, перфорованої паперової стрічки (перфострічки), дискети або флеш-накопичувачів) у власну пам'ять (або тимчасово, до виключення живлення - в оперативну пам'ять, або постійно - в ПЗП, карту пам'яті чи жорсткий диск). Окрім цього, сучасне устаткування підключається до централізованих систем управління за допомогою заводських (цехових) мереж зв'язку.

У системі керування, окрім самої програми, присутні дані інших форматів і призначення. Як мінімум, це машинні дані і дані користувача, специфічно прив'язані до конкретної системи керування або до певної серії (лінійки) однотипних моделей систем керування.

Токарний верстат з ЧПК 16Б16 використовуються в серійному і багатосерійному виробництві для токарної обробки деталей у напівавтоматичному циклі, а так само в автоматичному циклі при оснащенні автоматичними засобами завантаження заготовок.

Переваги верстата 16Б16П з ЧПУ:

широка номенклатура операцій, включаючи обробку деталей з криволінійним контуром і нарізування різних видів різьби з автоматичною зміною інструменту за програмою;

8-ми позиційна інструментальна головка (можливість встановлювати достатню кількість інструменту для комплексної обробки деталі або для виконання групових наладок інструмента);

прецізіонні сервоприводи подач;

електропривод головного руху на базі частотних перетворювачів змінного струму;

пристрій ЧПУ з можливістю програмування як з робочого місця оператора, так і з зовнішніх программоносіїв;

8-ми позиційна інструментальна головка з можливістю установки різців перпендикулярно осі центрів для обробки деталей у центрах;

можливість встановлювати різці паралельно осі центрів для патронних розточувальних робіт;

пневмомеханічний затиск деталі у патроні шпинделя;

електромеханічний регульований зажим деталі центром задньої бабки.

кабінетне огородження робочої зони верстата.

Аналіз вихідних даних та вибір методу реалізації теми проекту

Вихідні дані: адреси блоку - 160636, 160640; напруга живлення логічного блоку - 5В; напруга живлення зовнішніх пристроїв - 24 В; індикація станів схеми; розв'язання дискретних входів і виходів; формувач сигналу, що реалізує функцію 4-х вхідних сигналів за ознакою більшості; формувач сигналів Fx та Fy,який формує сигнал Fx =1 тільки в тому випадку, коли d з'являється перед c, а Fy=1 якщо сигнал а та с з'являється після d.

Для виконання першого завдання - формувач сигналу, що реалізує функцію 4-х вихідних сигналів за ознакою більшості, потрібно скласти таблицю істинності. Якщо в наборі більше нулів, то в функції буде «0», якщо більше одиниць, то - «1». Якщо нулів і одиниць однакова кількість ставимо «-». Для того щоб виконати завдання потрібно реалізувати функцію 3-ма різними способами: на логічних елементах, дешифраторі та мультиплексорі, потім вибрати з них найкращий і внести його на схему електричну принципову нашого пристрою. Друге завдання - формувач сигналів Fx та Fy,який формує сигнал Fx =1 тільки в тому випадку, коли d з'являється перед c, а Fy=1 якщо сигнал а та с з'являється після d, виконуємо двома способами. За допомогою графо переходів - на графі переходів стани схеми відображаються у вигляді кружків, в яких записуються номери станів. Переходи між станами відображаються у вигляді направлених ліній. Позначення вхідних змінних, що викликали перехід схеми, записують над направленими лініями (стрілками). В лівому верхньому куті записується позначення проміжних змінних (XYZ). Значення вхідних змінних записується над кружками в тому порядку, в якому вони перераховані в верхньому куті графа. Значення вихідних функцій записують під кружками. Робота мультиплексора описується наступним матричним рівнянням:

[A] - вхідна матриця

[Z] - матриця селектування

[F] - вихідна матриця

Для синтезу схеми необхідно визначити вхідну матрицю мультиплексора. Матриця вхідних даних або змінних складається стовпчик за стовпчиком в наступному порядку:

Для кожного стовпчика матриці вказується відповідний йому стан на графі переходів.

Перевіряється, яка з проміжних змінних змінює своє значення при переході від поточного стану в наступний, це значення стає елементом матриці

Якщо значення змінюється з «0» на «1», то елементом матриці стає вхідна змінна, що викликає цей перехід, якщо змінна змінює своє значення з «1» на «0», то елементом матриці стає інверсія вхідної змінної. Якщо проміжна змінна не змінює своє значення, то елементом матриці стає значення проміжної змінної.

Вихідні функції є комбінаційними функціями проміжних змінних.

За допомогою таблиць переходів - синтез схем проводиться послідовно в декілька етапів:

Побудова вихідної таблиці переходів. В лівій частині вписується номер вихідних станів; в середній частині таблиці записують номери тих станів, в які переходить схема з вихідної позиції при відповідному наборі вхідних даних (середня частина являє собою розгорнуту карту Карно); в правій частині записуються значення вихідних функцій.

З метою визначення кількості проміжних змінних проводиться стискання таблиць переходів. Правила стискання таблиць переходів:

Декілька рядків можна об'єднувати в один, якщо номери станів в них (в одних і тих же стовпчиках) однакові або замість номеру стану стоїть прочерк.

Якщо об'єднується стійкий і не стійкий стан, то в стиснуту таблицю записується стійкий стан

Об'єднувати можна рядки як з однаковими значеннями вихідної функцій, так і з різними.

В стиснуту таблицю значення вихідних функцій не записують.

Визначення кількості проміжних змінних. Мінімальна кількість проміжних змінних залежить від кількості рядків стиснутої таблиці переходів.

Складаються карти Карно для проміжних змінних і вихідних змінних. За ними визначається алгебраїчний вираз. Вхідними сигналами карти Карно повинні бути вхідні сигнали схеми і функції проміжних змінних. Для проміжних змінних враховуються як стійкі так і не стійкі стани таблиці переходів. Для вихідних функцій враховуються тільки стійкі стани. Якщо в якості проміжної змінної можна використати вихідну функцію, то карта Карно складається як для проміжної змінної.

Після розв'язання цих двох методів вибираємо один найкращий і вносимо його на схему електричну принципову нашого пристрою.

Розробка (вибір) структурної (функціональної) схеми пристрою

Робота блоку розпочинається з того, що центральний процесор формує на лініях КДА00-15Н адрес, він надходить на шинні формувачі (ШФ), і при цьому формується сигнал КВУН, якщо адрес розташований в діапазонні від 160000 до 177777. Проаналізуємо рівень сигналу УВ, для цього розглянемо вузол прийому вхідних сигналів управління (ВПВД). На початку циклу ВВОД пасивний (високий рівень). Це означає, що шинні формувачі на початку циклу передають інформацію від регістра В до регістра С. Ця інформація є проінвертованою. Адресні сигнали шини подаються на селектор адреси (СА), який формує сигнал вибір блоку (ВБ), тільки якщо центральний процесор звертається до однієї з адрес нашого блоку. Сигнал ВБ надходить на дешифратор адреси(ДА) і формується сигнали РД і РС, які надходять на регістр адреси(РА).

Далі центральний процесор формує сигнал КСИАН який надходить на регістр адреси (РА), що запам'ятовує сигнал РС і РД на яких формуються сигнали управління в формувачі сигналів управління (ФСУ). Якщо сформований хоча б один сигнал ВВІД або ВИВІД і при цьому сформований сигнал РС або РД формується сигнал КСИПН (інформує процесор, що дані прийняті з зовнішнього пристрою). Якщо присутній сигнал ВВІД і при цьому присутній сигнал РС або РД формується сигнал УВ, що направляє сигнал на виходи шинних формувачів і здійснюється цикл ВВІД.

Далі регістр даних (РД) формує вхідні сигнали для функціональних вузлів (Ф1 та Ф2), а регістр стану (РС) формує сигнали дозволу, за допомогою яких вихідні функції або видаються на верстат, або їх видача забороняється (Рисунок 1)

Рисунок 1 - Функціональна схема пристрою

ЦП - центральний процесор;

ШФ - шинні формувачі;

ФСУ - формувач сигналів управління;

РА - регістр адреси;

ВПВД - вузол прийому вхідних сигналів;

СА - селектор адресу;

РД - регістр даних;

Ф1, Ф2 - це вузли, які задані згідно завдання курсового проекту;

ОР - оптронна розв'язка;

ОВ - органи верстату, це органи на які надходять сигнали через вузол дискретних розв'язань від вузлів реалізації задач.

Вибір елементної бази пристрою

Для шинних формувачів вибираємо 4 мікросхеми К589АП26. Вхідний вузол формуємо на мікросхемах КР1533ЛЕ1 - 4 незалежних елементи «2 ИЛИ-НЕ». Сигнал ВБ (вибір банку) формуємо на мікросхемах КР1533ЛИ3 - 3 елементи «3И», КР155ЛЕ4 - 3 елементи «3ИЛИ-НЕ», КР1533ЛЕ1 - 4 елементи «2ИЛИ-НЕ», КР1533ЛИ1 - 4 елементи «2И». Сигнали РС та РД реалізовуємо на мікросхемах КР1533ЛН1 - 6 елементів «ИЛИ-НЕ», КР1533ЛИ1 - 4 елементи «2И», КР1533ЛИ3 - 3 елементи «3И», К155ЛЕ3 - 2 елементи «4ИЛИ-НЕ», КР1533ЛИ1 - 4 елементи «2И». Регістр адреси реалізовуємо на тригерах К555ТМ2- це здвоєний двухрозрядний тригер. Регістр даних будуємо на мікросхемі КР1533ИР22- це восьмирозрядний регістр. Також використовуємо мікросхему КР1533КП7- це мультиплексор. К1533КП7 - селектор -мультиплексор на 8 каналів зі стробуванням. КР155ЛА3 - 4 логічні елементи «2И-НЕ», К555ЛЛ1 - 4 логічних елемента «2ИЛИ» (Рисунок 2).

Рисунок 2



Рисунок 3

Рисунок 4 - Логічні елементи

Розробка схеми електричної принципової пристрою

Розробка інтерфейсної частини блоку

Вихідні дані: адреси блоку - 160636, 160640; напруга живлення логічного блоку - 5В; напруга живлення зовнішніх пристроїв - 24 В; індикація станів схеми; розв'язання дискретних входів і виходів.

Згідно вихідних даних розробляємо інтерфейсну частину блоку:

Розробка шинних формувачів. Центральний процесор формує на лініях КДА (00-15) Н адрес. Адрес надходить на шинні формувачі DD1-DD4, виконані на чотирьох мікросхемах К589АП26 (Рисунок 5).



Рисунок 5 - Схема електрична принципова шинних формувачів

Далі проаналізуємо рівень сигналу УВ - управляючий вихід, призначений для управління напрямом передачі даних. Якщо УВ=1, передача виконується з порта В до порта С. Якщо УВ=0, передача виконується від порта А до порта В шинних формувачів. Для аналізу рівня сигнала УВ розглянемо вузол прийому вхідних сигналів управління (Рисунок 6):



Рисунок 6 - Схема електрична вхідного вузла

Розробляємо селектор адреси. Для цього треба виділити адресу блоку - 160636, 160640, та розкласти її у двійковій системі (Таблиця 1):

Таблиця 1 - Таблиця ваги розрядів

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
160636	1	1	1	0	0	0	0	1	1	0	0	1	1	1	1	0
160640	1	1	1	0	0	0	0	1	1	0	1	0	0	0	0	0

Згідно таблиці, розряди 15,14,13 є сигналами високого рівня, тому можна замінити ці розряди одним спільним сигналом ВУВ, позначимо його b. Крім того при звернені до блоку сигнали розрядів 8 і 7 мають високий рівень. Сигнали високого рівня формують функцію f1:



Розряди 12,11,10,9 і 6 мають низький рівень сигналу і формують функцію f0:

Функція вибір банку (fВБ) звернення до блоку здійснюється за парними адресами, тому 0-ий розряд можна не враховувати:

Рисунок 7 - Схема електрична принципова формування сигналу ВБ

Функція звернення до регістру стану (PC) повинна формуватися тільки в випадку звернення за адресою 160636:

Функція звернення до регістру даних (РД) повинна формуватися тільки в випадку звернення за адресою 160640:

Рисунок 8 - Схема електрична принципова формування сигналів РС і РД

Розробляємо регістр адреси. Регістр адреси призначений для запам'ятовування адреси за якою звертається центральний процесор. Виконуємо регістр адреси на тригерах серії К555ТМ2, які вміщують в себе два D-тригера. Подаємо на входи тригера сигнал РС і РД і отримуємо вже сформовані та збережені сигнали завдяки сигналу СІА.



Рисунок 9 - Схема електрична принципова регістра адреси

Розробляємо формувач сигналів управління. Сигнали управління записом або зчитуванням інформації формуються при обов'язковій наявності двох сигналів Вивід або Ввід та РД або РС:

Рисунок 10 - Схема електрична принципова формувача сигналів зчитування в РС та РД

Сигнал відповіді блоку - КСИПН, формується при наявності одного із сигналів управління:

Рисунок 11 - Схема електрична принципова формувача сигналу КСИПН

Вузол формування сигналів перемикання шинних формувачів (УВН) при зчитуванні інформації з РС та РД:

Рисунок 12 - Схема електрична принципова формувача сигналу УВН

Розробляємо регістр даних і регістр стану. Це вузол блоку, котрий повинен за сигналом ВИВІД РД запам'ятовувати 8 ліній сигналів, що надходить від шинного формувача, що і сформує дозволяючий сигнал на регістри, після чого дані направляться на вихід регістрів на функції. Входи регістра даних формують вхідні сигнали для функціональних вузлів (по 4 сигнали на кожний вузол ) (Рисунок 13):

Рисунок 13 - Схема електрична принципова регістру даних

Регістр стану ( РС) формує сигнали Дозвіл 1 і Дозвіл 2 за допомогою яких вихідні функції або видаються на верстат або їхня видача забороняється (Рисунок 14).

Рисунок 14 - Схема електрична принципова регістру стану

Синтез функціональних вузлів пристрою

За вихідними даними нам потрібно реалізувати: формувач сигналу, що реалізує функцію 4-х вхідних сигналів за ознакою більшості; формувач сигналів Fx та Fy,який формує сигнал Fx =1 тільки в тому випадку, коли d з'являється перед c, а Fy=1 якщо сигнал а та с з'являється після d.

Для того щоб виконати перше завдання потрібно реалізувати функцію трьома різними способами: на логічних елементах, дешифраторі та мультиплексорах (16х1, 8х1, 4х1), потім вибрати з них найкращий і внести його на схему електричну принципову нашого пристрою.

a	b	c	d	f
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	-
0	1	0	0	0
0	1	0	1	-
0	1	1	0	-
0	1	1	1	1
1	0	0	0	0
1	0	0	1	-
1	0	1	0	-
1	0	1	1	1
1	1	0	0	-
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

Щоб реалізувати функцію на логічних елементах складаємо карту Карно. Карта Карно використовується для полегшення мінімізації функції. В карті Карно змінні переносяться з таблиці істинності і впорядковуються згідно з принципами кода Грея, в якому тільки одна змінна змінюється при переході між сусідніми квадратами. Коли таблиця згенерована, і у відповідні комірки записані вихідні значення, дані організовуються в найбільші можливі групи, що містять 2n комірок (n=0,1,2,3...). Далі, працюючи з цими групами, отримують мінімізовану ДНФ.

Мінімізована ДНФ:

Для реалізації цієї функції використовуємо мікросхему КР1533ЛА3. Ця мікросхема являє собою 4 елементи «2 И-НЕ» (Рисунок 15):

Рисунок 15 - Схема реалізації першого функціонального блоку на логічних елементах

Реалізовуємо функцію на дешифраторі. Вибираємо дешифратор серії К155ИД3 (Рисунок 16):

Рисунок 16 - Схема реалізації першого функціонального блоку на дешифраторі 4Ч16

Реалізовуємо функцію на мультиплексорі 16х1. Вибираємо мікросхему серії К155КП1, мікросхема являє собою мультиплексор даних на 16 входів Дозволяє за допомогою чотирьох адресних входів передати дані які надходять на один з входів D0 - D15 до виходу (Рисунок 17):

Рисунок 17 - Схема реалізації першого функціонального блоку на мультиплексорі 16 Ч 1

Вибираємо мікросхему серії К155КП5. Це мультиплексор з 8 входами і одним виходом (Рисунок 18):



Рисунок 18 - Схема реалізації першого функціонального блоку на мультиплексорі 8х1

Для реалізації функції на мультиплексорі 4х1 потрібно відкинути дві змінні (сd). Складаємо карту Карно та виділяємо контури (Таблиця 2):

Таблиця 2 - Карта Карно для реалізації функції на мультиплексорі 4х1

а0 = 0

а1 = c

a2 = c

a3 = 1

Вибираємо мікросхему серії К155КП19. Це мультиплексор з 4входами і одним виходом (Рисунок 19):



Рисунок 19 - Схема реалізації першого функціонального блоку на мультиплексові 4х1

Обираємо найкращий метод. Найкращим є реалізація функції на логічних елементах. Вносимо її на схему електричну принципову нашого блоку.

Другу задачу (формувач сигналів Fx та Fy,який формує сигнал Fx =1 тільки в тому випадку, коли d з'являється перед c, а Fy=1 якщо сигнал а та с з'являється після d) виконуємо двома способами:

За допомогою графо переходів (на мультиплексорах селекторах).

За допомогою таблиць переходів.

Будуємо графо переходи. Щоб правильно побудувати графо переходи, потрібно продумати і узгодити кожен крок роботи схеми в усіх можливих випадках (Рисунок 20):

Рисунок 20 - Схема графо переходів

Відносно графо переходів будуємо вхідну матрицю:

[A]= 0 dc 0 adc 0 dc 1 abc

0 b 1 0 0 0 1

d ab 0 1 0 1

Складаємо функції fx та fy:

Згідно побудованої матриці та отриманої функції будуємо схему електричну принципову на мультиплексорах-селекторах серії 533КП7. Кожний вираз матриці вирішуємо на логічних елементах та заводимо на вхід мультиплексорі (Рисунок 21):

Рисунок 21 - Схема електрична принципова на мультиплексорах селекторах

Будуємо таблицю переходів. Аналогічно графо переходам таблиця переходів повинна враховувати кожен крок роботи схеми і всі можливі варіанти її роботи (Таблиця 3):

Таблиця 3 - Таблиця переходів

№		fy
1.	<1>	<1>		2				<1>	0
2.	1		3	<2>	3				0
3.		1	<3>	2	<3>	4		1	0
4.			3		3	<4>	5		1
5.		1				6	<5>	1	0
6.						<6>	5		0

З метою визначення кількості проміжних змін проводиться стискання таблиць переходів (Таблиця 4):

Таблиця 4 - Стиснута таблиця переходів

№		p
1,2,3,4	<1>	<1>	<3>	<2>	<3>	<4>	<5>	<1>	0
5,6	-	1	-	-	-	<6>	<5>	1	1

Складаємо карти Карно для проміжних і вхідних змінних, і визначаються по ним алгебраїчні вирази. В клітинки карти Карно заносяться значення проміжної, або вихідної змінної, що відповідають номерам станів (Таблиця 5).

Таблиця 5 - Карти Карно

0	0	0	0	0	0	1	0
-	0	-	-	-	1	1	0

1 1 2 p

0	0	0	0	0	1	0	0
-	0	-	-	-	0	0	0

fy

Згідно карт Карно (Таблиця 5) складаємо функції:

Р = ap + ac = a(p + c) fy = abc

Згідно отриманих функцій будуємо схему електричну принципову (Рисунок 22):

Рисунок 22 - Схема електрична принципова розв'язана за допомогою таблиць переходів

При розв'язанні другої задачі вищесказаними методами, слід вибрати найкращий з цих методів. Найкращий з них багатотактові схеми за допомогою графо переходів приведені на рисунку 22.

Розробка вузлів розв'язання дискретних входів та виходів.

Розробляємо вузли розв'язання дискретних входів та виходів, для цього в вихідних колах застосуємо оптопари типу АОТ110А. Оптопари такого типу складаються з випромінюючого діода та фототранзистора.

Для кожного вихідного сигналу - своя оптопара. Принцип роботи вимагає з'єднання лінії керуючого сигналу з входом оптопари через елемент АБО-НЕ (інвертор) з ОК - відкритим колектором. Тому, відповідно, будуть необхідні резистори.

Вузол розв'язання дискретних виходів матиме вигляд (Рисунок 23):

Рисунок 23 - Розв'язання дискретних виходів

Згідно схеми елетричної принципової дискретним розв'язанням виходів, будуть шинні формувачі, які призначенні захищати схему від запобігання перенавантаження всього пристрою.

Розрахунок енергії споживання

Щоб визначити загальну потужність, що споживається нашим блоком, потрібно спочатку визначити потужність, що споживають мікросхеми. Занесемо всі мікросхеми з їх потужностями в таблицю 6:

Таблиця 6 - Потужність споживання мікросхем блоку

Позначення	Найменування мікросхем	Кількість шт.	Потужність спож. Pcp, мВт
DD1-DD4	К589АП26	4	960
DD5, DD6	КР1533ЛE1	2	64
DD7,DD18,DD23	КР1533ЛИ3	4	48
DD8	КР1533ЛЕ4	1	14,5
DD9,DD12,DD14,DD19	КP1533ЛИ1	4	64
DD10	КР1533ЛН1	1	12
DD11	К155ЛЕ3	1	95
DD13, DD15	К555ТМ2	2	88
DD16	К1533ИР22	1	135
DD17,DD24	КР1533ЛА3	2	19,2
DD20-DD22	КР1533КП7	3	180
DD25	К555ЛЛ1	1	44

Розраховуємо загальну потужність, що споживають мікросхеми (по формулі 2.18):

Р заг. = Р1 + Р2 + Р3 +… +Р12 (мВт)

Р заг.=960+64+48+14,5+64+12+95+88+135+19,2+180 +44 = 1723,7 мВт

Тепер визначаємо потужність, що споживають резистори

Р заг.R = Р R1 + Р R2 + Р R3 + Р R4 + Р R5 + Р R6 + Р R7 (мВт)

Р R = I сп. R К (мВт)

К - коофіцієнт навантаження; К = 0,6

Р R1 = 0,125 · 0,6 = 0,075 мВт

Р R2 = 0,125 · 0,6 = 0,075 мВт

Р R3 = 0,125 · 0,6 = 0,075 мВт

Р R4 = 0,125 · 0,6 = 0,075 мВт

Р заг.R = 0,075 · 4= 0.3мВт

Тепер визначаємо потужність, що споживають оптопари:

Р заг.DA = Р DA1 + Р DA2 + Р DA3 (мВт)

Р DA = I сп. DA · Uвх (мВт)

Р DA1 = 200 · 5 = 1000 мВт

Р DA2 = 200 · 5 = 1000 мВт

Р DA3 = 200 · 5 = 1000 мВт

Р заг.DA = 1000 · 3 = 3000 мВт = 3 Вт

Отже, тепер визначаємо загальну потужність, що споживається пристроєм:

Р заг. = Р заг.мс + Р заг.R + Рзаг.DA

Р заг. =1723,7 + 0,3 + 3000 = 4724 мВт 4,72 Вт

Отже, загальна потужність, що споживається пристроєм, дорівнює 4,72 Вт.

Опис роботи схеми пристрою

Робота блоку розпочинається з того, що центральний процесор формує на лініях КДА00-15Н адрес, він надходить на шинні формувачі (DD1-DD4), і при цьому формується сигнал КВУН (DD5), якщо адрес розташований в діапазонні від 160000 до 177777. Проаналізуємо рівень сигналу УВ, для цього розглянемо вузол прийому вхідних сигналів управління (DD5-DD6). На початку циклу ВВОД, УВ - пасивний (високий рівень). Це означає, що шинні формувачі на початку циклу передають інформацію від регістра В до регістра С. Ця інформація є проінвертованою. Адресні сигнали шини подаються на селектор адреси (виконаний на логічних елементах DD5.4, DD8.1, DD7.1, DD9.1, DD9.2), який формує сигнал вибір блоку (ВБ) (сигнал заводимо на шину 22 виводом), тільки якщо центральний процесор звертається до однієї з адрес нашого блоку. Сигнал ВБ надходить на дешифратор адреси і формується сигнали РД і РС (відповідно позначемо ці сигнали 25 і 26виводами), які надходять на регістр адреси (DD13).

Далі центральний процесор формує сигнал КСИАН, який надходить на регістр адреси, що запам'ятовує сигнал РС і РД на яких формуються сигнали управління(DD14). Якщо сформований хоча б один сигнал ВВІД або ВИВІД і при цьому сформований сигнал РС або РД формується сигнал КСИПН (інформує процесор, що дані прийняті з зовнішнього пристрою). Якщо присутній сигнал ВВІД і при цьому присутній сигнал РС або РД, формується сигнал УВ, що направляє сигнал на виходи шинних формувачів і здійснюється цикл ВВІД.

Список використаної літератури

1. Угрюмов Е.П. Цифровая схемоелектроника. - Санкт - Петербург: БХВ - Санкт-Петербург, 2001. - 528 с.

2. Потёмкин И.С. Функциональные узлы цифровой автоматики. - М.: Энегроатомиздат, 1988. - 320 с.

3. Лихтциндер Б.Я., Кузнецов В.Н. Микропроцессоры и вычислительные устройства в радиотехнике. - К.: Выща школа, 1988. - 272 с.

4. Попович Н.Г., Ковальчук А.В., Гаврилюк В.А. Электромеханические системы автоматизированного електропривода: Учебное пособие - К.: КПИ, 114 с.

5. Шило В.Л. Популярные цифровые микросхемы: Справочник. 2-е узд. - Челябинск: Металлургия, 1989. - 352 с.

6. Каган Б.М. Электронные вычислительные машины и системы - М.: Энергоиздат, 1991.

7. Р. Токхейм Микропроцессоры. Курс и упражнения.: Пер. с англ. под ред. Грасевича М.М.: Энегроатомиздат, 1988.

8. Колонтаевский Ю.П., Сосков А.Г. Промислова електроніка та мікросхемотехніка: Навчальний посібник для студентів вищих закладів освіти. - К.: Каравела, 2004. - 432 с.

9. Сергиевский Л.В., Русланов В.В. Пособие наладчика станков с устройствами ЧПУ. - М.: Машиностроение, 1981. - 240с.: ил.

10. Сергиевский Л.В., Наладка и експлоатация станков с устройствами ЧПУ. - М.: Машиностроение, 1981. - 240с.: ил.

11. Комаров А.Ф. и др. Наладка и експлоатация электрооборудования метеллорежущих станков. - М.: Машиностроение, 1975. - 384 с.

12. Варварин В.К. и др. Наладка электрооборудования: Справочник. 2-е узд., перераб. и доп. - М.:Россельхозиздат,1984 - 349 с.

Размещено на Allbest.ru