Устройство сбора данных
Проектирование устройства сбора данных. Разработка системы формирования адресов ячеек ОЗУ и номеров опрашиваемых каналов. Реализация УСД в виде процессорного устройства, построенного на принципах схемной логики, и приведение его функциональной схемы.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | контрольная работа |
| Язык | русский |
| Дата добавления | 24.06.2012 |
| Размер файла | 216,0 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Устройство сбора данных
Введение
Информационно-измерительные и управляющие цифровые микропроцессорные системы, к которым относится проектируемое устройство сбора данных (УСД), предназначены для измерения, сбора, обработки, хранения и отображения информации с реальных объектов. Такие системы используются практически во всех отраслях народного хозяйства для контроля и управления технологическими процессами, накопления статистических данных. В радиотехнических системах и в технике связи УСД используются для обработки сигналов, функционального контроля каналов связи, диагностирования состояния аппаратуры. Первичная информация в УСД поступает, как правило, по каналам от датчиков в виде аналогового напряжения. В УСД информационные каналы опрашиваются. Поступающие из них мгновенные отсчеты сигналов преобразуются в цифровую форму и помещаются в оперативное запоминающее устройство (ОЗУ) с целью последующей их обработки.
Аппаратура УСД состоит из двух частей - операционного и управляющего устройств (ОУ и УУ). УУ является цифровым автоматом, который вырабатывает в некоторой временной последовательности управляющие сигналы. Существуют два принципиально разных подхода к проектированию микропрограммного автомата: использование принципа схемной логики и программной логики.
Задание
Спроектировать устройство сбора данных (УСД). Имеется F аналоговых каналов. Необходимо, опрашивая их согласно заданной последовательности, получаемые из каналов аналоговые величины с помощью АЦП преобразовывать в цифровую форму (двоичные слова стандартной длины 1 байт = 8 бит) и помещать в последовательные ячейки некоторой области ЗУ, начиная с ячейки, имеющей адрес G.
Цифровая процессорная система, фрагментом которой является проектируемое УСД, имеет в своем составе ЗУ емкостью Q бит.
Требуется:
1. Исходя из задания разработать ОЗУ цифровой системы.
2. Разработать системы формирования адресов ячеек ОЗУ и номеров опрашиваемых каналов.
3. Реализовать УСД в виде процессорного устройства, построенного на принципах схемной логики, и привести его функциональную схему.
4. Синтезировать схему УУ.
5. Составить полную электрическую схему УСД.
сбор канал процессорный логика
Таблица 1
|
F10 |
G16 |
и |
а0 |
а1 |
а2 |
а3 |
|
|
7 |
003С |
512 х 8 |
10 |
11 |
00 |
01 |
Порядок опроса каналов задан в таблице 2.
Таблица 2
|
Начальная последовательность каналов |
0 |
1 |
2 |
3 |
4 |
5 |
6 |
|
|
Порядок опроса каналов |
2 |
0 |
3 |
4 |
6 |
1 |
5 |
1. Структурная схема и состав УСД
Структурная схема УСД приведена на рис. 1. В состав УСД входят:
Мультиплексор (MS): имеет F аналоговых входов и m управляющих (адресных) входов. При подаче на адресный вход двоичного числа - адреса - происходит подключение одного из аналоговых каналов, имеющих данный адрес, к выходу MS. Число опрашиваемых аналоговых каналов связано с числом адресных входов k = 2m.
АЦП: имеет 1 аналоговый вход и 8 выходов, по которым в двоичном, параллельном коде выдается число, соответствующее уровню поданного на вход АЦП отсчета аналогового сигнала. Перед началом работы АЦП на него должен быть подан сигнал запуска.
АЦП выполняет преобразования за несколько тактов. После окончания преобразования АЦП выдает сигнал ОК (окончание преобразования) на устройство управления. Сигнал ОК - флаг (обозначается как Тфл), должен быть зафиксирован с помощью триггера до момента окончания записи данных опрашиваемого канала в ячейку памяти ОЗУ.
MS и АЦП берутся как стандартные схемы с соответствующими характеристиками. Устройство управления на некоторых тактовых интервалах с учетом осведомительных сигналов, поступающих от других устройств (в дальнейшем такие сигналы обозначаются буквой Xi), формирует управляющие сигналы Yn, которые обеспечивают запуск других устройств и согласованную их работу.
Размещено на http://www.allbest.ru/
2. Разработка блока выработки адреса ЗУ
Требуется синтезировать устройство, которое, начиная с определенного начального адреса G, производить формирование последующих адресов, отличающихся друг от друга на единицу, размещение данных идёт в ячейки с последовательно возрастающими адресами. Разработку такого устройства можно осуществить с помощью счетчиков. Длина адресного слова определяется емкостью памяти.
Емкость памяти и = 512 = 29
Начальный адрес ячейки памяти G = 003С 16 = 0000 0000 0011 11002
Блок будет содержать четыре четырехразрядных суммирующих двоичных счетчика с предустановкой. Схема блока представлена на рис. 2.
3. Разработка блока выработки адресов каналов коммутатора
Число каналов F = 710. Блок можно синтезировать с использованием четырехразрядного двоичного счетчика, последовательно формирующего двоичные адресные числа от 1 до 4 с перекодировкой данной последовательности с помощью дешифратора (DC) и шифратора (CD). После опроса всех каналов срабатывает схема прерывания счета и формируется сигнал сброса счетчика в ноль.
Адрес опрашиваемого канала подается на коммутатор (мультиплексор) параллельным двоичным кодом через ключи. Этот делается для синхронного поступления на мультиплексор всех разрядов адресного слова.
Шифратор - устройство, осуществляющее преобразование десятичных чисел в двоичные. Для обратного преобразования двоичных чисел в небольшие по значению десятичные числа используются дешифраторы.
Схема блока выработки адресов каналов коммутатора показана на рисунке 3.
4. Словесное описание цикла сбора данных
Составим словесное описание работы УСД в виде последовательности выполняемых в нем микроопераций.
1. Цикл сбора данных начинается с того, что в счетчик СТ21 блока выработки адресов ячеек памяти производится запись адреса первой ячейки области памяти ОЗУ, отведенной для хранения данных. Очевидно, что в качестве СТ21 удобно использовать такой счетчик, в котором предусмотрена возможность предустановки начального адреса (НА). Ввод начального адреса осуществляется параллельным кодом. Подав на одни входы установки НА логический ноль (потенциал земли или корпуса), а на другие - логическую единицу (напряжение источника питания), можно обеспечить запись требуемого адреса в счетчик в одном такте.
2. Счетчик СТ22 блока выработки номера канала сбрасывается в «0». Тем самым в нем формируется адрес аналогового канала, опрашиваемого первым.
3. Производится сброс в «0» триггера Тфл (гашение флага). При записи данных первого из опрашиваемого каналов Тфл = 0. Однако перед началом опроса всех последующих каналов, поскольку состояние триггеров флага фиксируется, Тфл = 1. Поэтому эта микрооперация необходима.
4. Адрес аналогового канала из СТ22 выдается на адресные входы коммутатора. Коммутатор подключает первый опрашиваемый канал к входу АЦП.
5. Производится запуск АЦП, и в нем начинается процесс аналого-цифрового преобразования.
6. Проверяется содержимое триггера Тфл. Пока Тфл = 0, устройство пребывает в режиме ожидания окончания преобразования в АЦП. По окончании преобразования АЦП вырабатывает сигнал ОК, устанавливающий Тфл в состоянии 1. Как только Тфл устанавливается в 1, при наличии разрешающего сигнала, осуществляется запись данных с выхода АЦП в требуемую ячейку памяти.
7. В СТ21 подготавливается адрес следующей ячейки ОЗУ путем прибавления единицы к содержимому счетчика (к адресу предыдущей ячейки).
8. В СТ22 формируется адрес следующего аналогового канала путем прибавления единицы к содержимому счетчика.
9. Проверяется содержимое счетчика СТ22. Если (СТ2) = 0, то операции 3-8 повторяются. В противном случае происходит завершение цикла сбора данных (выход из цикла), так все каналы оказываются опрошенными.
На основании словесного описания составим в соответствующем порядке список микроопераций, необходимых для управления ОУ:
y1 - установка в 0 СТ22 (сброс), (СТ2 2 < 0);
y2 - разрешение записи начального адреса G в СТ21;
уЗ - сброс ТФЛ (Тфл < 0);
у4 - разрешение передачи адреса аналогового канала на коммутатор [комм.<(СТ22)];
у5 - запуск АЦП (зап. АЦП);
y6 - разрешение записи данных из АЦП в ОП [ОП < (АЦП)];
у7 - увеличение на 1 (CT21) приращение счетчика [инкремент СТ21 < (СТ21) + 1];
у8 - увеличение на 1 (СТ22) - приращение счетчика [СТ22 < (СТ22) + 1].
В процессе выполнения цикла сбора данных в ОЗУ УСД вырабатываются осведомительные сигналы: сигнал X1 = 1 - сигнал ОК и сигнал Х2 = 1 - завершение цикла сбора данных (опроса всех каналов). Если количества каналов меньше 16, а используется 16-разрядный счетчик, то необходимо составить схему, вырабатывающую сигнал логической единицы для обнуления счетчика после опроса всех каналов.
5. Синтез управляющего устройства
УСД состоит из двух основных узлов: операционного узла (ОУ) и узла управления (УУ). ОУ - это устройство, в котором непосредственно выполняются операции, реализуемые процессором. В нашем примере на входы ОУ поступают данные с выхода АЦП, представленные в виде параллельного двоичного кода, а преобразования, осуществляемые в ОУ, состоят в приеме этих данных из того или иного аналогового канала и пересылки их в требуемые ячейки оперативной памяти.
УУ в определенной последовательности формируют управляющие сигналы y1, у2… и с их помощью координирует работу элементов схемы ОУ, обеспечивая в нем требуемую обработку информации. Под действием каждого из этих сигналов в элементах ОУ производятся некоторые элементарные действии, называемые микрооперациями. К числу таких действий, например, относятся разрешение записи данных в память, приведение в исходное состояние счетчика и т.п.
В каждый тактовый период синхроимпульсов в ОУ может выполняться одна или несколько независимых друг от друга микроопераций в различных элементах схемы. Набор микроопераций, выполняемых в ОУ одновременно (в одном такте), называется микрокомандой (МК), т.е. для управления всеми микрооперациями достаточно выдачи из УУ одного сигнала, который далее разветвляется по всем соответствующим направлениям. При необходимости управления микрооперацией сигналом «0», а МК = 1, в цепь передачи устанавливается инвертор.
УУ работает под действием команд - двоичных кодов, подаваемых на входы Z1, Z2… На входы X1, Х2… УУ поступают осведомительные сигналы, иначе называемые условиями или признаками, которые формируются ОУ и влияют на последующие значения управляющих сигналов Y, определяя тем самым последующие этапы преобразования операндов в зависимости от результатов, полученных в ОУ при выполнении предыдущей микрокоманды.
6. Абстрактный синтез УУ
На основе изложенного выше описания цикла сбора данных составляем блок-схему алгоритма функционирования:
Анализ алгоритма показывает, что микрооперации y1, y2, а также y3, y4, y5 и y6, y7, y8 не зависят друг от друга и могут выполняться одновременно в одном такте. Следовательно, эти микрооперации в группах можно объединить в микрокоманды. Затем следует произвести разметку получившейся блок-схемы. Начало и конец блок-схемы обозначим a0, что соответствует исходному состоянию управляющего автомата. Вход каждого блока, следующего за операторными блоками, которые имеют прямоугольную форму, помечаем символами a1, a2, a3, соответствующими последующим состояниям УУ.
Размещено на http://www.allbest.ru/
Рис. 4
Далее на основе произведенной разметки блок-схемы алгоритма строится граф функционирования УСД. Каждому из состояний управляющего автомата соответствует узел графа, дугами графа изображаются переходы автомата из одного состояния в другое, причем возле каждой дуги указывается условие перехода X и выполняемая на данном тактовом интервале микрокоманда Y.
Размещено на http://www.allbest.ru/
Рис. 5
7. Этап структурного синтеза УУ
Управляющее устройство состоит из комбинационного цифрового устройства (КЦУ) и из запоминающего устройства (ЗУ), которое в свою очередь состоит из двух JK триггеров:
Эта схема содержит КЦУ и ЗУ, состоящее из двух JK - триггеров. Как известно, для обеспечения перехода JK из состояния a(t) в новое состояние a (t+1), на входе J и K нужно подавать определенные сигналы возбуждения. Набор таких сигналов показан в таблице 3.
Таблица 3
|
Вид перехода |
Входные сигналы |
|||
|
Q(t) |
Q (t+1) |
J(t) |
K(t) |
|
|
0 |
0 |
0 |
- |
|
|
0 |
1 |
1 |
- |
|
|
1 |
0 |
- |
1 |
|
|
1 |
1 |
- |
0 |
Сигналы XI, Х2, Q1, и Q2 выступают в роли аргументов, а сигналы Y1, Y2, Y3 являются логическими функциями, которые должен реализовывать КЦУ.
Таблица 4
|
Условия перехода |
Предыдущее состояние |
Следующее состояние |
Сигналы возбуждения триггеров |
Выполняемая микрокоманда |
|||||||||||
|
Х1 |
Х2 |
а t |
Q2 |
Q1 |
а t+1 |
Q2 |
Q1 |
J2 |
K2 |
J1 |
K1 |
Y1 |
Y2 |
Y3 |
|
|
- |
- |
a0 |
1 |
0 |
a1 |
1 |
1 |
- |
0 |
1 |
- |
1 |
0 |
0 |
|
|
- |
- |
a1 |
1 |
1 |
a2 |
0 |
0 |
- |
1 |
- |
1 |
0 |
1 |
0 |
|
|
0 |
- |
a2 |
0 |
0 |
a2 |
0 |
0 |
0 |
- |
0 |
- |
0 |
0 |
0 |
|
|
1 |
- |
a2 |
0 |
0 |
a3 |
0 |
1 |
0 |
- |
1 |
- |
0 |
0 |
1 |
|
|
- |
0 |
a3 |
0 |
1 |
a1 |
1 |
1 |
1 |
- |
- |
0 |
0 |
0 |
0 |
|
|
- |
1 |
a3 |
0 |
1 |
a0 |
1 |
0 |
1 |
- |
- |
1 |
0 |
0 |
0 |
При помощи карт Карно находим нормальные минимальные дизъюнктивные формы для функций:
На основании полученных с помощью карт Карно выражений построим обобщенную схему КЦУ в базисах И-ИЛИ.
9. Расчет максимального быстродействия УСД
В этом пункте требуется подсчитать fВ вх известно, что Fт=500 кГц - тактовая частота,
Тт=2 мкс - период одного такта,
N=7 - число каналов.
S=3N+1=22 мкс
TУ=S?Tт=44 мкс
Где S - число тактов на опрос N каналов,
TУ - период максимальной fd(частоты дискретизации) для каждого канала.
Тогда:
Список литературы
1. Лебедев О.Н. «Микросхемы памяти и их применение» - М.: Радио и связь, 1990.
2. Багданович М.И. «Цифровые и интегральные схемы» - Беларусь, 1981.
3. Калабеков Б.А. «Микропроцессоры и их применение в системах передачи и обработки сигналов» - М.: Радио и связь, 1998
Размещено на Allbest.ru
Подобные документы
Проект устройства сбора данных (УСД), предназначеный для измерения, сбора, обработки, хранения и отображения информации с реальных объектов. Разработка блока выработки адресов каналов коммутатора. Абстрактный синтез УУ. Синтез управляющего устройства.
курсовая работа [257,7 K], добавлен 19.06.2010Основные этапы проектирования контрольной аппаратуры. Анализ цифрового вычислительного комплекса. Разработка устройства контроля ячеек постоянного запоминающего устройства с использованием ЭВМ. Описание функциональной схемы устройства сопряжения.
дипломная работа [1,9 M], добавлен 24.09.2012Выбор формата данных. Разработка алгоритма и графа макрооперации. Разработка функциональной электрической схемы и её особенности. Выбор элементной базы. Разработка принципиальной схемы. Микропроцессорная реализация устройства на языке Ассемблер.
курсовая работа [955,0 K], добавлен 04.05.2014Разработка функционально законченного устройства для обработки входных сигналов линии с использованием цифровых устройств и аналого-цифровых узлов. Алгоритм работы устройства. Составление программы на языке ассемблера. Оценка быстродействия устройства.
курсовая работа [435,5 K], добавлен 16.12.2013Разработка структурной схемы канала выборки и преобразования аналоговых данных. Синтез и аппаратная реализация низкочастотного активного фильтра Баттерворта 2-го порядка. Расчет и согласование инструментального усилителя и устройства выборки хранения.
курсовая работа [280,6 K], добавлен 16.09.2010Разработка структурной схемы канала сбора аналоговых данных. Технические требования к функциональным узлам микропроцессорной системы. Расчет параметров согласующего усилителя, фильтра низких частот, функционального преобразователя и управляющего тракта.
курсовая работа [334,9 K], добавлен 16.04.2014Разработка структурной схемы системы передачи данных. Конструирование кодирующего устройства для формирования сверточного кода, представление его функциональной схемы. Оценка вероятности правильного приема сообщения, закодированного рекуррентным кодом.
практическая работа [367,6 K], добавлен 01.12.2010Спроектированная схема комбинированного устройства на языках релейно-контактной логики и функциональных блоков. Принцип работы и схема мультиплексора, особенности его использования. Постоянное запоминающее устройство: микросхема и массив данных.
курсовая работа [142,3 K], добавлен 05.02.2014Структурная схема устройства передачи данных и команд. Принцип действия датчика температуры. Преобразование сигналов, поступающих с четырех каналов. Модель устройства передачи данных. Построение кода с удвоением. Формирование кодовых комбинаций.
курсовая работа [322,1 K], добавлен 28.01.2015Анализ современных методик детектирования и обнаружения объектов, производящих излучение в инфракрасном диапазоне. Разработка функциональной схемы устройства на пассивных датчиках. Выбор элементной базы и проектирование печатной платы устройства.
дипломная работа [3,3 M], добавлен 27.10.2017
