Построение схемы транзистора
Основные технологические этапы построения схемы И-НЕ на n-МОП транзисторах. Характеристика схемы нагрузочного и активного транзистора. Этапы расчета емкости перекрытия каналов. Особенности расчета схемы при помощи программы P-Spice, параметры схемы.
Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
Вид | контрольная работа |
Язык | русский |
Дата добавления | 27.05.2012 |
Размер файла | 2,4 M |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Исходные данные для проектирования
схема построение транзистор канал
Рис.1
Схема И-НЕ на n-МОП транзисторах.
Минимальный размер 3 мкм.
Толщина окисла - 100 нм.
1. Принцип работы схемы
Таблица истинности для элемента И-НЕ
Для логических схем на n-МОП транзисторах уровень логического нуля приблизительно равен нулю, а уровень логической единицы Ї меньше чем Eпит. Сток и затвор верхнего нагрузочного транзистора подключены к питанию, поэтому всегда выполняется неравенство следовательно нагрузочный транзистор всегда открыт и работает в пологой области как нелинейный резистор.
,
Если хотя бы на один активный транзистор подано напряжение логического нуля, то он оказывается заперт, в следствии чего выход отключается от земли и на нем устанавливается напряжение логической единицы. При этом будет меньше Eпит из-за влияния нагрузочного транзистора:
Если на оба активных транзистора подано напряжение логической единицы, то выход оказывается подключенным к земле, а нагрузочный транзистор имеет большое сопротивление. В этом случае на выходе получается уровень логического нуля порядка 0,1-- 0,3В.
2. Технология изготовления схемы
Технологический процесс для n-канального МОП-прибора с металлическим затвором будет следующим:
Получение исходной подложки р-типа со структурой (100) ().
Рис.1
Выращивание толстого защитного слоя окисла.
Рис.2
Фотолитография для вскрытия областей истока и стока n+-типа.
Рис.3
n+-диффузия и выращивание окисла.
Рис.4
5. Фотолитография для р-ограничителей канала.
Рис.6
6. Диффузия или внедрение ионов р-типа, рост окисла ().
Рис.7
7. Фотолитография для тонких слоев окисла под затворы, и вскрытие окон под выводы.
Рис.8
8. Термическое выращивание тонкого слоя окисла под затворами ().
Рис.9
9. Ионное внедрение бора для регулировки UЗИпор n-МОП-приборов
10. Отжиг для активации внедренных ионов и восстановления повреждений кристаллической решетки.
Рис.10
11. Фотолитография для вскрытия окон под контакты истока и стока.
Рис.11
12. Осаждение парообразного алюминия.
Рис.12
13. Фотолитография для формирования рисунка металлической разводки и контактных площадок.
Рис.13
14. Нанесение низкотемпературного пиролитического стекла.
Рис.14
15. Фотолитография для вскрытия окон под контактные площадки для проволочных соединений.
3. Топология и разрез транзисторов
В проектируемой схеме присутствует два типа транзисторов: Тн -- нагрузочный изготавливают с узким, длинным каналом, Та -- активные изготавливают с широким и коротким каналом. Такие требования предъявляют условия хорошей помехоустойчивости и хороших логических уровней.
Рис.1 - Топология и разрез схемы нагрузочного транзистора.
Рис.2- Топология и разрез схемы активного транзистора.
4. Расчет параметров элементов схемы
Для определения рабочих параметров n-канального МОП-прибора с алюминиевым затвором можно воспользоваться уравнениями, выведенными в [1]. Мы хотим найти пороговое напряжение затвора UЗИпор, пороговое напряжение окружающего окисла UПпор. Необходимые для этого формулы приводятся ниже:
где Ї потенциал Ферми, считается по следующей формуле:
Ї постоянная Больцмана,
Ї температура транзистора, Ї заряд электрона,
Ї собственная концентрация носителей в Si,
Ї концентрация внедренных в канал ионов.
Подставляя эти значения, получаем:
Ї падение напряжения на слое окисла, находится по формуле
где Ї заряд приповерхностного слоя кремния.
Ї диэлектрическая проницаемость вакуума
Ї диэлектрическая проницаемость кремния.
Їудельная емкость подзатворного диэлектрика
Ї диэлектрическая проницаемость оксида кремния.
Їтолщина тонкого окисла.
где Ї поверхностный заряд расположенный на границе раздела SiЇSiO2 для структуры кремния (100).
Тогда .
Ї работа выхода из металла в зону проводимости Si.
Ї работа выхода из металла в SiO2
Ї работа выхода из металла в SiO2
Окончательно получаем:
Найдем также полевое пороговое напряжение:
Толщина толстого окисла Ї 1,2 мкм
Концентрация ионов, ограничителей канала Ї .
Таким образом, ограничитель канала не будет проводящим, пока к алюминию на окружающем окисле не будет приложено напряжение 51,7В.
Условие помехоустойчивости требует соотношения между крутизнами активного и нагрузочного транзисторов 20:1.
где
Для достижения этого должно быть минимальным. Так как минимальный размер 3 мкм, то для ширины и длины канала необходимо взять по 6 мкм:
Для получения , необходимо взять оптимальное соотношения, при котором Ї минимальны:
Тогда крутизны транзисторов будут следующими:
Расчет емкостей.
Емкости перекрытия каналов
Так как область перекрытия со стороны сток и исток одинакова, то и емкости будут одинаковы:
где Ї удельная емкость подзатворного диэлектрика
Ї ширина области перекрытия
Ї длина области перекрытия (равна ширине канала)
Аналогично для нагрузочного транзистора:
В программе P-Spice используются удельные емкости перекрытия на длину перекрытия (CGSO, CGDO):
Емкости p-n переходов
Емкость p-n перехода исток-подложка и сток подложка:
где
Ї диэлектрическая проницаемость вакуума
Ї диэлектрическая проницаемость кремния.
Ї площадь донной части перехода сток-подложка и исток-подложка.
В соответствии с топологией нагрузочного и активного транзистора (см. пункт 3) получаем:
Для нахождения воспользуемся формулой: , где
Ї заряд электрона,
Ї концентрация внедренных в канал ионов.
Ї напряжение на p-n переходе.
Подставляя числа в выражение для , получаем:
Подставляя полученные значения в формулу для и , получаем:
Емкость затвор-подложка:
В программе P-Spice используются удельные емкости перекрытия на длину перекрытия (CGBO):
Суммарная емкость:
5. Расчет с помощью программы P-Spice.
Перед расчетом необходимо обозначить узлы и элементы схемы:
Рис.
5.1 Передаточная характеристика схемы
Входной файл:
KP_nMOS_static
Vpit 1 0 5V
Vin1 2 0 5V
Vin2 3 0 5V
MN 1 1 4 0 nmosn
Mact1 4 2 5 0 nmosa
Mact2 5 3 0 0 nmosa
.model nmosn nmos(level=1 Vto=1.33 Uo=450 Tox=100n W=6u L=24u
+CBS=0.664pF CBD=0.664pF CGBO=6.37e-10 CGDO=3.54e-10 CGSO=3.54e-10)
.model nmosa nmos(level=1 Vto=1.33 Uo=450 Tox=100n W=30u L=6u
+CBS=0.929pF CBD=0.929pF CGBO=3.186e-9 CGDO=3.54e-10 CGSO=3.54e-10)
op
DC Vin1 0 5 0.01
print DC v(4)
probe
end
График 1
Параметры схемы
Из полученного графика находим:
Уровень логической единицы:
Уровень логического нуля:
Логический перепад:
Порог переключения:
Помехоустойчивость по положительной помехе:
Помехоустойчивость по отрицательной помехе:
5.2 Переходная характеристика схемы
Входной файл:
KP_nMOS_trans
Vpit 1 0 5V
Vin1 2 0 pulse(0.218 3.668 10u 10u 20u 150u 323u)
Vin2 3 0 3.668V
C1 4 0 15pF
MN 1 1 4 0 nmosn
Mact1 4 2 5 0 nmosa
Mact2 5 3 0 0 nmosa
.model nmosn nmos(level=1 Vto=1.33 Uo=450 Tox=100n W=6u L=24u
+CBS=0.664pF CBD=0.664pF CGBO=6.37e-10 CGDO=3.54e-10 CGSO=3.54e-10)
model nmosa nmos(level=1 Vto=1.33 Uo=450 Tox=100n W=30u L=6u
+CBS=0.929pF CBD=0.929pF CGBO=3.186e-9 CGDO=3.54e-10 CGSO=3.54e-10)
op
tran 0.1u 400u
print tran v(4) v(2) i(vpit)
probe
end
График
Параметры схемы
Из полученного графика находим:
Длительность задержек:
Длительность фронтов:
5.3 Статическая и динамическая мощности, потребляемые схемой
Входной файл для определения тока потребления такой же, как и для динамики.
График 1
Из графика видно, что ток потребления при логической единицы на выходе равен нулю:
Тогда, для определения статической мощности воспользуемся формулой:
Динамическая мощность.
Частота переключения
Для определения динамической мощности воспользуемся формулой:
6. Сравнение с аналогами, выпускаемыми промышленностью
В качестве схемы для сравнения использовались цифровые базовые матричные кристаллы на основе n-МОП-структур типа К1801ВП1.
Параметр схемы |
Не менее |
Не более |
Данная схема |
|
Напряжение питания, В |
4,75 |
5,25 |
5 |
|
Напряжение логического нуля , В |
-- |
0,4 |
0,218 |
|
Напряжение логической единицы , В |
2,7 |
-- |
3,668 |
|
Ток потребления, мкА |
-- |
300 |
22,55 |
|
Максимальная входная частота, кГц |
-- |
8 |
3,095 |
|
Среднее время задержки, мкс |
5,5 |
7,5 |
5,8905 |
Используемая литература
У. Тилл, Дж. Лаксон. Интегральные схемы. Материалы, приборы, изготовление. М. 1985.
Валиев К.А., Кармазинский А.Н., Королев М.Р. Цифровые схемы на МДП-транзисторах. М. 1971.
Размещено на Allbest.ru
Подобные документы
Устройство, эквивалентная схема биполярного транзистора. Назначение эмиттера и коллектора. Основные параметры, принцип действия и схемы включения n–p–n транзистора. Режимы его работы в зависимости от напряжения на переходах. Смещение эмиттерного перехода.
реферат [266,3 K], добавлен 18.01.2017Исследование структурной схемы импульсного усилителя. Выбор рабочей точки и транзистора. Расчет эквивалентной схемы транзистора, усилительных каскадов, разделительных и блокировочных емкостей. Характеристика особенностей эмиттерной термостабилизации.
курсовая работа [553,4 K], добавлен 23.10.2013Устройство полевого транзистора: схемы включения и параметры. Эквивалентная схема, частотные и шумовые свойства. Устойчивость полевого транзистора при работе в диапазоне температур (тепловые параметры). Вольт-амперные характеристики транзистора.
реферат [174,3 K], добавлен 27.05.2012Расчёт оконечного каскада. Расчёт рабочей точки. Расчёт эквивалентных схем замещения транзистора. Расчёт параметров схемы Джиаколетто. Расчёт однонаправленной модели транзистора. Расчёт и выбор схемы термостабилизации. Расчёт ёмкостей и дросселей.
курсовая работа [973,4 K], добавлен 01.03.2002Расчёт параметров усилителя, анализ различных схем термостабилизации. Характеристика эквивалентных моделей транзистора. Параметры схемы Джиаколетто. Определение эмиттерной коррекции, схемы термостабилизации. Расчет результирующего коэффициента усиления.
курсовая работа [2,0 M], добавлен 25.04.2015Временная избыточность цифровых систем управления. Построение структурной схемы. Преобразование структурной схемы и определение показателей надёжности. Расчет вероятности безотказной работы системы. Программный комплекс автоматизированного расчета.
дипломная работа [3,9 M], добавлен 16.06.2015Способы определения дифференциальных параметров транзисторов. Этапы расчета параметров эквивалентной схемы биполярного транзистора. Особенности разработки принципиальных электрических схем параллельного и последовательного суммирующих счетчиков.
контрольная работа [736,4 K], добавлен 28.03.2013Приближенный расчёт электрических параметров двухвходовой КМОП-схемы дешифратора. Определение значений компонентов топологического чертежа схемы. Проведение схемотехнического анализа с помощью программы T-Spice, с соблюдением заданных технических условий.
курсовая работа [352,7 K], добавлен 01.07.2013Описание характеристик транзистора. Построение практической схемы каскада с общим эмиттером. Выбор режима работы усилителя. Алгоритм расчета делителя в цепи базы, параметров каскада. Оценка нелинейных искажений каскада. Выбор резисторов и конденсаторов.
курсовая работа [1,0 M], добавлен 03.03.2014Этапы процесса синтеза электрической схемы. Требования к частотной характеристике фильтра. Аппроксимация заданной амплитудно-частотной характеристики. Порядок расчета и соображения по методике настройки активных фильтров. Расчет величин элементов схемы.
курсовая работа [490,3 K], добавлен 27.01.2010