Микропроцессоры БРТА

Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

Микропроцессоры БРТА

Контрольная работа №1

Вариант №7

Галингер Денис Валерьевич

Группа 94511

Шифр V-Г-1207



Содержание

1. D-триггер. Логическая структура триггера. УГО и таблица состояний триггера. Особенности работы триггера

2. Одноразрядный комбинационный сумматор. УГО и таблица работы. Логическая структура

3. Операции сложения в дополнительном коде, представив приведенные слагаемые в двоичном виде

4. Выполнение заданий

А. записать логическую функцию в СДНФ

Б. минимизировать логическую функцию с помощью карт Карно

В. составить логическую схему в базисе И, ИЛИ, НЕ для не минимизированной и минимизированной функций

5. Общая характеристика особенностей развития современных ПЭВМ и их элементной базы

6. Организация системы ввода-вывода микро-ЭВМ. Назначение адаптеров и контроллеров внешних устройств

Список литературы

триггер сумматор адаптер микропроцессор



1. D-триггер. Логическая структура триггера. УГО и таблица состояний триггера. Особенности работы триггера

В RS-триггерах для записи логического нуля и логической единицы требуются разные входы, что не всегда удобно. При записи и хранении данных один бит может принимать значение, как нуля, так и единицы. Для его передачи достаточно одного провода. Сигналы установки и сброса триггера не могут появляться одновременно, поэтому можно объединить эти входы при помощи инвертора. Такой триггер получил название D-триггер. Название D-триггера происходит от английского слова delay - задержка. Конкретное значение задержки определяется частотой следования импульсов синхронизации. Условно-графическое обозначение D-триггера на принципиальных схемах приведено на рисунке.

Таблица истинности D-триггера достаточно проста, она приведена в таблице. Как видно из этой таблицы, этот триггер способен запоминать по синхросигналу и хранить один бит информации.

C	D	Q(t)	Q(t+1)	Пояснение
0	x	0	0	Режим хранение информации
0	x	1	1
1	0	x	0	Режим записи информации
1	1	x	1

Нужно отметить, что отдельный инвертор при реализации триггера на ТТЛ элементах не нужен, так как самый распространённый элемент ТТЛ логики - это "2И-НЕ". Принципиальная схема D-триггера на элементах "2И-НЕ".

Ещё проще реализуется D-триггер на КМОП логических элементах. В КМОП микросхемах вместо логических элементов "И" используются обычные транзисторные ключи. Схема D-триггера приведена на рисунке.

При подаче высокого уровня синхросигнала C транзистор VT1 открывается и обеспечивает передачу сигнала с входа D на инверсный выход Q через инвертор D1. Транзистор VT2 при этом закрыт и отключает второй инвертор, собранный на транзисторах VT2 и VT3. При подаче низкого потенциала на вход C включается второй инвертор, который вместе с инвертором D1 и образует триггер.

Во всех рассмотренных ранее схемах синхронных триггеров синхросигнал работает по уровню, поэтому триггеры называются триггерами, работающими по уровню. Ещё одно название таких триггеров, пришедшее из иностранной литературы - триггеры-защёлки. Легче всего объяснить появление этого названия по временной диаграмме, приведенной на рисунке.

По этой временной диаграмме видно, что триггер-защелка хранит данные на выходе только при нулевом уровне на входе синхронизации. Если же на вход синхронизации подать активный высокий уровень, то напряжение на выходе триггера будет повторять напряжение, подаваемое на вход этого триггера.

Входное напряжение запоминается только в момент изменения уровня напряжения на входе синхронизации C с высокого уровня на низкий уровень. Входные данные как бы "защелкиваются" в этот момент, отсюда и название - триггер-защелка.

Принципиально в этой схеме входной переходной процесс может беспрепятственно проходить на выход триггера. Поэтому там, где это важно, необходимо сокращать длительность импульса синхронизации до минимума. Чтобы преодолеть такое ограничение были разработаны триггеры, работающие по фронту.



2. Одноразрядный комбинационный сумматор. УГО и таблица работы. Логическая структура

Узел ЭВМ выполняющий арифметическое суммирование кодов чисел, называется сумматором. Операция суммирования осуществляется в сумматорах поразрядно с использованием одноразрядных суммирующих схем. При этом в каждом разряде требуется выполнить сложение трех двоичных цифр данного разряда первого слагаемого Хi цифры этого же разряда второго слагаемого Yi и цифры переноса Pi из соседнего младшего разряда.

И тогда такое суммирование разбивают на две аналогичные операции: суммирование двух цифр слагаемых и суммирование полученного результата с переносом из соседнего младшего разряда. Каждая из этих операций выполняется схемой, называемой полусумматором.

Xi	Yi	Si	Pi+1
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

В таблице приведена логика работы сумматора на два входа Xi и Yi. На его выходах образуется сумма Si данного разряда и осуществляется перенос Рi+1 в следующий старший разряд. По таблице можно составить логическое выражение для суммы Si и переноса Рi+1:

Преобразуем выражение для суммы к виду:



На рисунке приведены функциональная схема полусумматора, составленная в соответствии с полученными логическими выражениями, и условное обозначение его. Схема является комбинационной и реализуется на логических элементах.

Логика работы одноразрядного сумматора на три входа или полного сумматора приведена в таблице, где Xi, Yi - суммируемые двоичные цифры в i-м разряде, Pi - перенос из младшего разряда, Si - образующаяся сумма данного разряда и осуществляет перенос Pi+1 в следующий старший разряд.

Xi	Yi	Pi	Si	Pi+1
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

По таблице можно составить логические выражения:

;

.

По этим выражениям также можно составить функциональную схему комбинационного сумматора с использованием соответствующих логических элементов. Однако вначале целесообразно эти выражения преобразовать так, чтобы в формулах для Si и Pi+1 были по возможности одинаковые члены, что, естественно, сократит количество используемых элементов. Один из вариантов таких преобразований дают выражения:

которым соответствуют функциональная схема и условное обозначение сумматора.

Комбинационный сумматор можно реализовать также с использованием двух полусумматоров и логического элемента ИЛИ.

В реальных электронных схемах сумматор изображается так.

Эта схема называется одноразрядным сумматором.



Число 1	Число 2	Ст. разряд	Мл. разряд
Вх. 1	Вх. 2	Вых. 1	Вых. 2
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

3. Операции сложения в дополнительном коде, представив приведенные слагаемые в двоичном виде

Выполнить операцию сложения в дополнительном коде, представив приведенные слагаемые в двоичном виде:

-14 -19	-19 +14

Решение. Представим числа в двоичном виде в форме с фиксированной запятой:

1,01110 пр.(-14) 1,10011 пр.(-19)	1,10011 пр.(-19) 0,01110 пр.(+14)

Переведем числа из прямого кода в дополнительный:

1,10010 доп. 1,01101 доп.	1,01101 доп. 0,1101 доп.

Выполним сложение:

+ 1,0010 1,01100 1,100001	+ 1,01101 0,01110 1,11011

Перевести результат в прямой код:

Ответ: 1,100001 пр.(-33); 1,00101 пр. (-5).



4. Выполнение заданий

А) записать логическую функцию в СДНФ;

Б) минимизировать логическую функцию с помощью карт Карно;

В) составить логическую схему в базисе И, ИЛИ, НЕ для не минимизированной и минимизированной функций.

Решение:

А. По таблице истинны запишем логическую функцию СДНФ

Номер набора	X1	X2	X3	f
0	0	0	0	0
1	0	0	1	1
2	0	1	0	1
3	0	1	1	0
4	1	0	0	0
5	1	0	1	1
6	1	1	0	1
7	1	1	1	0

Б. Карта Карно имеет вид прямоугольника, разбитого на 2n клеток, где n - количество переменных логической функции. Каждой клетке карты ставится в соответствие определенная конъюнкция.

		1		1
		1		1

Для того чтобы минимизировать функцию с помощью карт Карно, необходимо минимизировать все единицы минимальным количеством контуров с максимальным размером (количество клеток в контуре 2n, где n = 0, 1, 2, …), склеив соседние клетки, т. е. найти для каждого контура общую часть.

Контр - (Общая часть)

Контр - (Общая часть)

Минимизированная функция:

В. Логическая схема в базисе И, ИЛИ, НЕ для не минимизированной и минимизированной функции приведена на рисунках ниже.



5. Общая характеристика особенностей развития современных ПЭВМ и их элементной базы

После изобретения интегральной схемы развитие компьютерной техники резко ускорилось. Этот эмпирический факт, замеченный в 1965 году соучредителем компании Intel Гордоном Е. Муром, назвали по его имени Законом Мура. Столь же стремительно развивается и процесс миниатюризации компьютеров. Первые электронно-вычислительные машины (например, такие, как созданный в 1946 году ЭНИАК) были огромными устройствами, весящими тонны, занимавшими целые комнаты и требовавшими большого количества обслуживающего персонала для успешного функционирования. Они были настолько дороги, что их могли позволить себе только правительства и большие исследовательские организации, и представлялись настолько экзотическими, что казалось, будто небольшая горстка таких систем сможет удовлетворить любые будущие потребности. В контрасте с этим, современные компьютеры - гораздо более мощные и компактные и гораздо менее дорогие - стали воистину вездесущими.

Существует мнение, что экспоненциальное развитие компьютерной техники в будущем может привести к технологической сингулярности.

Первые компьютеры создавались исключительно для вычислений (что отражено в названиях «компьютер» и «ЭВМ»). Даже самые примитивные компьютеры в этой области во много раз превосходят людей (если не считать некоторых уникальных людей-счётчиков). Не случайно первым высокоуровневым языком программирования был Фортран, предназначенный исключительно для выполнения математических расчётов.

Вторым крупным применением были базы данных. Прежде всего, они были нужны правительствам и банкам. Базы данных требуют уже более сложных компьютеров с развитыми системами ввода-вывода и хранения информации. Для этих целей был разработан язык Кобол. Позже появились СУБД со своими собственными языками программирования.

Третьим применением было управление всевозможными устройствами. Здесь развитие шло от узкоспециализированных устройств (часто аналоговых) к постепенному внедрению стандартных компьютерных систем, на которых запускаются управляющие программы. Кроме того, всё большая часть техники начинает включать в себя управляющий компьютер.

Четвертое. Компьютеры развились настолько, что стали главным информационным инструментом как в офисе, так и дома. Теперь почти любая работа с информацией зачастую осуществляется через компьютер - будь то набор текста или просмотр фильмов. Это относится и к хранению информации, и к её пересылке по каналам связи. Основное применение современных домашних компьютеров - навигация в Интернете и игры.

Пятое. Современные суперкомпьютеры используются для компьютерного моделирования сложных физических, биологических, метеорологических и других процессов и решения прикладных задач. Например, для моделирования ядерных реакций или климатических изменений. Некоторые проекты проводятся при помощи распределённых вычислений, когда большое число относительно слабых компьютеров одновременно работает над небольшими частями общей задачи, формируя таким образом очень мощный компьютер.

Наиболее сложным и слаборазвитым применением компьютеров является искусственный интеллект - применение компьютеров для решения таких задач, где нет чётко определённого более или менее простого алгоритма. Примеры таких задач - игры, машинный перевод текста, экспертные системы.



6. Организация системы ввода-вывода микро-ЭВМ. Назначение адаптеров и контроллеров внешних устройств

Работа микро-ЭВМ сопровождается интенсивным обменом информацией между МП, ЗУ и УВВ. В процессе выполнения программы МП принимает команды из памяти программ, обращается к памяти данных, а при исполнении команд ввода-вывода - к УВВ. Эффективность решения задачи в микро ЭВМ в значительной степени определяется организацией этого обмена и структурой связи между МП, памятью и УВВ.

Система шин, вспомогательной аппаратуры и алгоритмов, реализованных на этом оборудовании, предназначенная для организации обмена между МП, памятью и УВВ, называется интерфейсом.

В функции интерфейса входят дешифрация адреса устройств, синхронизация обмена информацией, согласование форматов слов, дешифрация кода команды, связанной с обращением к памяти или УВВ, электрическое согласование сигналов и некоторые другие операции.

Сложность задач, возлагаемых на интерфейс, а также недостаточная мощность буферных схем, входящих в состав БИС МП, привели к распределению средств интерфейса между различными устройствами:

а) устройством управления памятью и вводом-выводом, входящим в состав МП;

б) непосредственно интерфейсным устройством, являющимся промежуточным звеном между МП, с одной стороны, и памятью и УВВ, с другой;

в) специализированными устройствами управления (контроллерами) УВВ, предназначенными для реализации алгоритмов управления, специфических для различных УВВ.

Организация обмена между МП и памятью или УВВ в простейших случаях возможна на основе средств, содержащихся только в МП. Недостающие функции в таких случаях реализуются программно.

Более сложные ЗУ и УВВ соединяются с МП обязательно через дополнительные интерфейсные устройства, выполненные на основе СИС и МИС или (в некоторых МПК) в виде специальных БИС. Разработка БИС обусловливается значительной сложностью функции интерфейсных устройств: при отсутствии БИС в некоторых случаях может потребоваться до нескольких сотен корпусов СИС и МИС.

Наконец, существуют сложные ЗУ и УВВ со специфическими алгоритмами управления (магнитные диски и ленты, электронно-лучевые трубки и т.д.), реализация которых возможна лишь специальными контроллерами.

Сложность внешнего интерфейса определяется как сложностью периферийных устройств, так и степенью совместимости их с ЭВМ.

Под совместимостью будем понимать возможность объединения отдельных компонентов системы в единую операционную сеть посредством программных и аппаратных средств.

Совместимость определяется четырьмя основными признаками: быстродействием, кодами, используемыми для обмена, архитектурой процессора, электрическими характеристиками. Если объединяемые компоненты не соответствуют друг другу по одному или нескольким признакам, то они не могут быть объединены без интерфейсных модулей.

В любой микро-ЭВМ необходимы средства обмена данными с разнообразными периферийными устройствами. В зависимости от условий конкретного применения и характеристик периферийного оборудования передача данных производится в параллельном или последовательном формате.

Общность функций ввода-вывода стимулировала разработку БИС периферийных адаптеров, представляющих собой гибкие программируемые приборы, ориентированные исключительно на ввод-вывод.

В настоящее время такие адаптеры стали обязательными компонентами практически всех микропроцессорных систем. Они получили широко распространенные имена как LPT и COM порты соответственно для параллельных и последовательных каналов ввода/вывода.

На рисунке приведена структурная схема адаптера и его программная модель. Подключение периферийного оборудования производится через три двунаправленных 8-битных порта (или канала) A, B и С. Интерфейс с системной шиной осуществляется с помощью 14 линий:

Структурная схема (а) и программная модель (б) типового параллельного адаптера.

D07 - двунаправленная шина данных с трехстабильными каскадами.

А0, А1 - линии адреса, которые выбирают внутренний регистр адаптера, коммутируемый на шину данных: 00 - порт А, 01 - порт В, 10 - порт С и 11 - регистр управления.

- L-активный вход выбора кристалла; высокий уровень запрещается, а низкий разрешает связь прибора с системной шиной.

- L-активный вход считывания информации из адресуемого по линиям А, регистра на шину данных.

- L-активный вход записи информации с шины данных в адресуемый внутренний регистр адаптера.

RESET - H-активный сигнал сброса для приведения прибора в начальное состояние; при действии сброса регистр управления обнуляется, а все три порта переводятся в режим ввода.

Отметим, что считывание из регистра управления ( = 0, A1,0 = 11) не допускается, а одновременные запись и считывание ( = 0 и = 0) приводят к непредсказуемому результату.

Программирование и обмен данными с адаптером осуществляются командами ввода IN и вывода OUT, при выполнении которых на линиях А07 (и одновременно А815) находится адресная информация.

Приемником и источником данных в микропроцессоре является аккумулятор. Входы А0,1 адаптера обычно подключаются к младшим линиям шины адреса, а подключение входа зависит от принятого способа выбора адаптеров, если их несколько. В линейном выборе с кодами адреса 011111XX, 101111XX,..., 111110XX входы подключаются без дополнительного дешифратора к соответствующим (нулевым) линиям адреса А27. В этом способе система может иметь до шести адаптеров; при большем числе адаптеров потребуется дешифратор с L-активными выходами, вход которого подключается к линиям А27.

Формат управляющего слова для настройки ППА на допустимый режим.

Программирование адаптера заключается в загрузке кода (приказа) в регистр управляющего слова (РУС). Формат приказа определения режима, идентифицируемого условием D7 = 1, приведен на рисунке чуть выше.

Отметим, что 8-битные порты А и В не разделены, а линии порта С разделены на две 4-битные группы, представляющие собой два независимых порта. Например, приказ конфигурации порта А на ввод в режиме 0, порта В на вывод в режиме 1, бита 3 порта С на ввод и бита 7 порта С на вывод имеет код 10010101. Этот код загружается в аккумулятор командой MVI и выводится в регистр управления адаптера командой OUT.

Управляющее слово с нулевым старшим битом D7 = 0 используется для установки или сброса любого бита порта С. Биты D46 не используются и обычно содержат нули; биты D13 содержат двоичный номер (адрес) модифицируемого бита порта С, а бит D0 задает установку (D0 = 1) или сброс (D0 = 0) адресуемого бита. Например, приказ сброса бита 2 порта С имеет код 00000100. Приказы данного формата используются для формирования сигналов квитирования в режимах 1 или 2. Формирование положительного импульса на выходе бита 3 порта С реализуется следующими командами:

MVIA,00000111B; Установка бита 3

OUTРУС; Вывод в порт РУС

MVIA,00000110B; Сброс бита 3

OUTРУС; Вывод в порт РУС

Здесь РУС - символический адрес регистра управления, который определяется интерфейсом адаптера с системной шиной. Например, им может быть РУС = 0FBH.

Отметим, что в приведенном фрагменте можно сэкономить один байт, заменив вторую команду MVI на команду DCR A.

Аналогичная функция установки и сброса отдельных бит портов А и В реализуется в три этапа: содержимое порта вводится в аккумулятор, командами ORI и ANI с соответствующими операндами-масками модифицируется нужный бит, а затем измененный результат выводится в тот же порт.

Как видно из приказа определения режима, адаптер имеет три режима работы.

Режим 0 - программно-управляемый ввод-вывод данных в синхронном режиме по трем 8-разрядным каналам А, В и С. Каждый канал может быть использован только для ввода или вывода информации, а канал С дополнительно может быть разделен на два 4-разрядных канала, что обеспечивает 16 возможных конфигураций адаптера.

Выводимые данные фиксируются в регистрах-защелках, входящих в состав всех портов, а вводимые данные не запоминаются, т. е. в операции считывания входного порта в аккумулятор передается текущее состояние входных линий. Режим 0 применяется в программно-управляемом вводе-выводе медленно меняющихся данных или постоянных значений.

Режим 1 - обмен данными с ВУ по каналам А и В в асинхронном режиме и режиме прерывания программы. Шесть линий порта С используются для управления обменом.

Данный режим предоставляет пользователю следующие возможности: запрограммировать один или два параллельных порта с линиями квитирования и прерывания, каждая из которых может работать на ввод или вывод; при использовании только одного порта остальные 13 линий запрограммировать в режиме 0; при определении двух портов в режим 1 оставшиеся 2 линии использовать для ввода или вывода.

Режим 2 - двунаправленный обмен данными с ВУ по каналу А в режиме прерывания программы. Пять разрядов порта С используется как управляющие для порта А.

Только группа А ППА может быть настроена на этот режим.

Пример 1. Необходимо настроить ППА на режим 0, причем порт А должен выполнять ввод; порт В - ввод; порт С (4-7й разряды) - вывод; порт С (0-3й разряды) - ввод.

а) управляющее слово; б) заданный режим

Управляющее слово для программирования ППА

Положим, что регистр управления требуемого ППА имеет адрес 0FBH. Для задания требуемого режима необходимо загрузить в аккумулятор МП управляющее слово и по команде OUT записать его в регистр управления ППА.

Пример 2. Необходимо настроить ППА на режим 1, причем порт А и В должен обеспечивать стробируемый ввод.

На рис. 4 изображены управляющие слова для настройки портов А и В.

а) порт А - ввод; б) порт В - ввод



Управляющие слова для настройки ППА

Для реализации этого режима триггер разрядов PC.4 для порта А и PC.2 для порта В должны быть предварительно установлены в "1", если программист разрешает прерывание.

Настройка триггеров «разрешение прерывания» осуществляется посредством загрузки управляющего слова с нулем в старшем разряде с помощью команды OUT в регистр управляющего слова:

для порта А: MVI A, 01011001B;PC.4:=1

0UT 0FBH;

для порта В:MVI A, 01010101 B;PC.2:=1

OUT 0FB H ;

Общий формат управляющего слова поразрядной установки порта С представлен на рис.

Формат управляющего слова поразрядной настройки установки Порта С

Пример 3. Написать управляющее слово режима для адаптера со следующей конфигурацией:

1. Порт А - режим 0, ввод; Порт В - режим 0, ввод; Порт С4С7 - вывод.

Управляющее слово установки режима имеет вид 92 H.

2. Порт А - режим 2, ввод.

Управляющее слово установки режима имеет вид D0H.

Следует обратить внимание, что разряды, определяющие режим работы Порта С, в управляющем слове равны нулю.

Пример 4. Написать управляющее слово:

для установки разряда С3.Ответ: 07 H

для сброса разряда С3. Ответ: 06 H

для установки разряда С6. Ответ: 0D H

для сброса разряда С6. Ответ: 0C H

Установка соответствующего уровня сигнала на выходе порта С реализуется следующими командами МП:

MVI A, 07H

OUTРУС

MVI A, 06H

OUTРУС и т.д.

Здесь РУС - символический адрес регистра управляющего слова ППА.

Список литературы

Каган, Б. М. ЭВМ и системы: учеб. пособие для вузов/Б. М. Каган. - 3-е изд., перераб. и доп. - М.: Энергоатомиздат, 1991.

Микро-ЭВМ, микропроцессоры и основы программирования: учеб. пособие/под ред. А. Н. Морозевича. - Мн.: Выш. шк., 1990.

Корячко, В. П. Микропроцессоры и микро-ЭВМ в радиоэлектронных средствах/В. П. Корячко. - М.: Высш. шк., 1990.

Ровдо, А. А. Микропроцессоры от 8086 до Pentium III Xeon и AMD-K6-3 / А. А. Ровдо. - М.: ДМК, 2000.

1. Размещено на www.allbest.ru