Програмована логічна інтегральна схема
Створення цифрових інтегральних схем. Основні принципи побудови і програмування ПЛІС, тенденції розвитку. Програмовані комутовані матричні блоки. Огляд елементної бази, що застосовується для побудови логічних керуючих автоматів з паралельною архітектурою.
| Рубрика | Коммуникации, связь, цифровые приборы и радиоэлектроника |
| Вид | реферат |
| Язык | украинский |
| Дата добавления | 14.05.2012 |
| Размер файла | 102,7 K |
Отправить свою хорошую работу в базу знаний просто. Используйте форму, расположенную ниже
Студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будут вам очень благодарны.
Размещено на http://www.allbest.ru/
Програмована логічна інтегральна схема, ПЛІС (programmable logic device, PLD) -- електронний компонент, що використовується для створення цифрових інтегральних схем. На відміну від звичайних цифрових мікросхем, логіка роботи ПЛІС не визначається при виготовленні, а задається за допомогою програмування. Для програмування використовуються програматори і налагоджувальні середовища, що дозволяють задати бажану структуру цифрового пристрою у вигляді принципової електричної схеми або програми на спеціальних мовах опису апаратури Verilog, VHDL, AHDL та ін.
Типи ПЛІС
У 1970, Компанія Texas Instruments (TI) розробила Масковані (програмовані за допомогою маски,Mask-programmable) ІС засновані на асоціативному ПЗУ (ROAM) . Ця мікросхема, TMS2000, програмувалася чергуванням металевих шарів в процесі виробництва ІС. TMS2000 мала до 17 входів і 18 виходів з 8 JK-тригер ами як пам'ять. Для цих пристроїв компанія TI ввела термін Programmable Logic Array (PLA) -- програмована логічна матриця.
PAL
GAL
CPLD( complex programmable logic device -- складні програмовані логічні пристрої) містять відносно великі програмовані логічні блоки -макрокомірки(macrocells), з'єднані з зовнішніми висновками і внутрішніми шинами. Функціональність CPLD кодується в енергонезалежній пам'яті, тому немає необхідності їх перепрограмувати при включенні. Може застосовуватися для розширення числа входів / виходів поряд з великими кристалами, або для передобробки сигналів (наприклад, контролер COM-порту, USB, VGA).
FPGA(field-programmable gate array) містять блоки множення-сумування, які широко застосовуються при обробці сигналів (DSP), а також логічні елементи (як правило на базі таблиць перекодування (таблиць істинності)) та їх блоки комутації. FPGA зазвичай використовуються для обробки сигналів, мають більше логічних елементів і більш гнучку архітектуру, ніж CPLD. Програма для FPGA зберігається в розподіленій пам'яті, яка може бути виконана як на основі енергозалежних осередків статичного ОЗП (подібні мікросхеми виробляють, наприклад, фірми Xilinx і Altera) -- у цьому випадку програма не зберігається при зникненні електроживлення мікросхеми, так і на основі енергонезалежних осередків Flash -пам'яті або перемичок antifuse (такі мікросхеми виробляє фірма Actel і Lattice Semiconductor) -- в цих випадках програма зберігається при зникненні електроживлення. Якщо програма зберігається в енергозалежній пам'яті, то при кожному включенні живлення мікросхеми необхідно заново конфігурувати її за допомогою початкового завантажувача, який може бути вбудований і в саму FPGA. Альтернативою ПЛІС FPGA є більш повільні цифрові процесори обробки сигналів. FPGA застосовуються також, як прискорювачі універсальних процесорів в суперкомп'ютерах (наприклад: Cray -- XD1, SGI -- Проект RASC).
Розглянемо основні принципи побудови і програмування ПЛІС.
Найпростіші ПЛІС - програмовані логічні матриці (ПЛМ)
Програмовані логічні матриці - найбільш традиційний тип ПЛІС, маючий програмовані матриці "І" і "АБО". В зарубіжній литературі відповідними цьому класу абревіатурами являются FPLA (Field Programmable Logic Array) и FPLS (Field Programmable Logic Sequensers). Прикладами таких ПЛІС можуть слугувати вітчизняні схеми K556PT1, PT2, PT21.
Побудова ПЛМ основана на тому, що будь-яка комбинаційна функція може бути представлена в виді логічної суми (операція АБО) логічних виробів(операцій І). Тоді схема,яка реалізує комбінаціонну функцію може бути представлена а следуючому виді.
Недолік такої архітектури - слабке використання ресурсів програмованої матриці "АБО", тому подальший розвиток получили мікросхеми, побудовані по архітектурі програмованої матричної логіки (PAL - Programmable Array Logic ) - це ПЛІС, який має програмовану матрицю "І" і фіксовану матрицю "АБО". До цього класу відносяться більшість теперішніх ПЛІС не великої степені інтеграції. В якості прикладів можна привести вітчизняні ІС КМ1556ХП4, ХП6, ХП8, ХЛ8, ранні розробки (середина-кінецб 1980-х років) ПЛІС фірм INTEL, ALTERA, AMD, LATTICE та інших. Різновидом такого класа є ПЛІС, який має тільки одну (програмовану) матрицю "І", наприклад, схема 85C508 фірми INTEL. Слідуючий традиційний тип ПЛІС - програмована макрологіка. Вони містять єдину програмовану матрицю "І-НЕ" чи "АБО-НЕ", але за рахунок багатьох інверсійних зворотніх зв'язків здібні формувати важкі логічні функції. До цього класу відносяться, наприклад, ПЛІС PLHS501 и PLHS502 фірми SIGNETICS, які мають матрицю "І-НЕ", а також схема XL78C800 фирми EXEL, основана на матриці "АБО-НЕ"
Вище перераховані архітектури ПЛІС містять невелике число комірок, до теперішнього часу морально застарілі і приміняються для реалізації відносно простих влаштувань, для яких не існує готових ІС середній степені інтеграції. Звичайно, для реалізації алгоритмів ЦОС вони не пригодні.
Програмовані комутовані матричні блоки
Програмовані комутовані матричні блоки (ПКМБ) - це ПЛІС, включаючі декілька матричних логічних блоків (МЛБ), об'днаних комутаційною матрицею. Кожний МЛБ представляє собою структуру типа ПМЛ, це є програмовану матрицю "І", фіксовану матрицю "АБО" и макрокомірки. ПЛІС типа ПКМБ, як правило, мають високую степінь інтеграції (до 10000 еквівалентних вентилів, до 256 макрокомірок). До цього класу відносяться ПЛІС сімейства MAX5000 и MAX7000 фірми ALTERA, схеми XC7000 і XC9500 фірми XILINX, а також велике число мікросхем других виробниківа (Atmel, Vantis, Lucent и др.). В зарубіжній літературі вони получили назву Complex Programmable Logic Devices (CPLD). ИС ПМЛ (PLD) мають архітектуру, доволі комфортну для реалізації цифрових автоматів.
Програмовані вентильні матриці
Другий тип архітектури ПЛІС - програмовані вентильні матриці (ПВМ),які складаються із логічних блоків (ЛБ) и комутуючих шляхів - програмованих матричних з'єднань. Логічні блоки таких ПЛІС складаються із одного або декількох відносно простих логічних елементів, в основі яких лежить таблиця перекодування (ТП, Look-up table - LUT), програмований мультиплексор, D-тригер, а також ланцюжки управління.
програмування інтегральний схема матричний
Сучасні ПЛІС
Таких простих елементів може бути достатньо багато, наприклад, у сучасних ПЛІС місткістю до 1 млн. вентилей число логічних елементів досягає декількох десятків тисяч. За рахунок такого великого числа логічних елементів вони тримають значне число тригерів, а також деяких сімейства ПЛІС маючих влаштовані реконфігуруючі модулі пам'яті (РМП, embedded array block - EAB), що робить ПЛІС даної архітектури дуже комфортні способом реалізації алгоритмів цифрової обробки сигналів, основними операціями в яких являются перемноження, множення на константу, сумування і затримка сигналів. Разом з тим, можливості комбінаційної частини таких ПЛІС обмежені,тому разом з ПВМ приміняють ПКМБ (CPLD) для реалізації керуючих і інтерфейсних схем. В зарубіжній літературі такі ПЛІС отримади назву Field Programmable Gate Array (FPGA). До FPGA (ПВМ) класу відносяться ПЛІС XC2000, XC3000, XC4000, Spartan, Virtex фірми XILINX; ACT1, ACT2 фірми ACTEL, а також сімейства FLEX8000 фірми ALTERA, деякі ПЛІС Atmel и Vantis.
Типічним прикладом FPGA ПЛИС можуть слугувати мікросхеми сімейства Spartan фірми XILINX
Багато конфігуруємих логічних блоків ( Configurable Logic Blocks - CLBs) об'єднуються за допомогою матриці з'єднань. Характерними для FPGA-архітектур являются елементи ввода/вивода ( input/output blocks - IOBs),дозволяючі реалізувати двонапрямлений ввод/вивід, третій стан і т. п.
Особливістю сучасних ПЛІС являєтся можливість тестування вузлів за допомогою порта JTAG (B-scan), а також наявність внутрішнього генератора (Osc) і схем управління послідовної конфігурації.
Фірма Altera пішла по шляху розвитку FPGA-архітектур і запропонувала в семействі FLEX10K так названу двохрівневу архітектуру матриці з'єднань. ЛЕ об'днуються в групи - логічні блоки (ЛБ). Всередині логічних блоків ЛЕ з'єднуються посередництвом локальної програмованої матриці з'єднань, дозволяючій з'єднувати будь-який ЛЕ. Логічні блоки зв'язані між собою і з елементами ввода/вивода посередництвом глобальної програмованої матриці з'єднань (ГПМС). Локальна и глобальна матриця з'єднань має неперервну структуру - для кажного з'єднання виділяєтся неперервний канал.
Подальший розвиток архітектур іде по шляху створення комбінованих архітектур, поєднуючих зручність реалізації алгоритмів ЦОС на базі таблиць перекодування і реконфігуруючих модулей пам'яти, характерних для FPGA-структур і багаторівневих ПЛІС зі зручністю реалізації цифрових автоматів на CPLD-архітектурах. Так, ПЛІС APEX20K фірми Altera включають в себе логічні елементи всіх перечислених типів, що дозволяють використовувати ПЛІС як основну елементну для "систем на кристалі" ( system-on-chip , SOC).
Особливості програмування ПЛІС.
Зараз для "великих" час використовуються в основном дві технології для збереження інформації про конфігурації - статистичне ОЗУ (SRAM) або електричне перепрограмоване ПЗУ (EPRM або EEPROM або FLASH).
В будь-якому випадку створення файла конфігурації сучасних ПЛІС неможливо без автоматизованих систем проектування. Такі системи випускають як всі ведущі виробники ПЛІС ALTERA, XILINX, так і інші компанії.
При работі в подібних системах конфігурація схеми, яка повинна бути отримана "всередині" ПЛІС або алгоритм її роботи задаеться чи на текстовій мові описаній (ADHL, VDHL или Verilog) нагадуючій мові програмування швидкісного рівня (наприклад Сі), чи на графічному рівні - в вигляді електричної схеми (в форматах OrCAD або PCAD), чи при помощи блок-схем алгоритмов или графиков входных и выходных сигналов. В подальшому всі етапи работи, включаючи програмування або загрузку ПЛІС виконує автоматизована система.
Література
1. В. Соловьев, А. Климович. Введение в проектирование комбинационных схем на ПЛИС;
2. Методические указания Исследование цифровых устройств на основе программируемых логических интегральных схем (ПЛИС),СибГУТИ;
3. Левинштейн М.Б., Симин Г.С. Барьеры (От кристалла до интегральной схемы). 1987р.
4. Проектування на ПЛІС. Курс молодого бійця - Клайв Максфілд;
5. Особливості мови VHDL для програмування кристалів ПЛІС(Опанасенко, А.Н. Лисовый // Проблеми програмування. -- 2006).
Размещено на Allbest.ru
Подобные документы
Огляд елементної бази, що застосовується для побудови логічних керуючих автоматів з паралельною архітектурою. Аналіз систем автоматизованого проектування логічних керуючих автоматів на основі ПЛІС, їх різновиди і відмінні особливості, тенденції розвитку.
курсовая работа [478,2 K], добавлен 25.09.2010Історія розвитку послуг IN. Розподілена та централізована архітектура побудови IN. Переваги цифрових комутаційних систем і цифрових систем передачі. Функції контролю та адміністративного управління IN. Частково розподілена архітектура побудови IN.
реферат [558,8 K], добавлен 16.01.2011Принципи побудови й основні особливості волоконнооптичних систем передачі в міських телефонних мережах. Загальні розуміння з розрахунку принципової схеми пристрою. Методи побудови структурних схем оптичних систем передачі. Розрахунок ємностей фільтрів.
курсовая работа [251,0 K], добавлен 15.03.2014Опис використаної елементної бази для розробки електронного годинника. Структурна схема та будова годинника. Аналіз і налагодження інтегральної мікросхеми з використанням програми Electronics Workbench. Забезпечення вимірювання та індикації часу.
курсовая работа [217,2 K], добавлен 23.11.2014Властивості, характеристики та параметри сучасних електронних приладів. Принципи побудови найпростіших електронних пристроїв. Властивості та способи розрахунку схем. Вольтамперні характеристики напівпровідникових діодів, біполярних та польових транзисторі
контрольная работа [282,4 K], добавлен 27.04.2011Загальні вимоги до волоконно-оптичної системи передачі даних. Послідовність та методика інженерного розрахунку. Вибір елементної бази: оптичного кабелю, з`єднувачів та розгалужувачів, випромінювача, фотодетектора. Розрахунок параметрів цифрових ВОСП.
курсовая работа [142,4 K], добавлен 11.08.2010Поняття архітектури і структури комп'ютерів. Основи побудови арифметико-логічних пристроїв. Синтез заданого функціонального вузла. Вибір елементної бази і побудова принципіальної схеми арифметико-логічного пристрою для операцій додавання і віднімання.
курсовая работа [529,3 K], добавлен 17.12.2012Поняття і основні вимоги до приймально-передавальних систем в радіотехнічних засобах озброєння. Принципи побудови багатокаскадних передавальних пристроїв. Ескізні розрахунки структурної схеми радіолокаційного передавача. Вибір потужних НВЧ транзисторів.
курсовая работа [53,7 K], добавлен 23.10.2010Синтез операційного автомата. Аналіз вхідних даних. Розробка функціонального алгоритму. Розробка структурної схеми автомата. Синтез керуючих автоматів з жорсткою та програмованою логікою. Формування схеми автомата Мура. Методика синтезу автомата Мілі.
курсовая работа [6,3 M], добавлен 11.02.2011Принципи побудови акустичних датчиків. Конструкції й технічні характеристики сучасних датчиків. Аналіз можливих варіантів побудови датчиків акустичних хвиль. Принцип дії та функціональна схема термодатчика. Розрахунок порогової чутливості термодатчика.
дипломная работа [2,5 M], добавлен 30.08.2010
