Устройство управления с жесткой логикой

По таблице истинности составим логические выражения, определяющие значение выходных переменных:

y0=8•4•2•1;

y1=8•4•2•X1;

y2=8•4•X2•1;

y3=8•4•X2•X1;

y4=8•X4•2•1;

y5=8•X4•2•X1;

y6=8•X4• X2•1;

y7=8•X4•X2•X1;

y8=X8•4•2•1;

y9=X8•4•2•X1; (2)

y10=X8•4•X 2•1;

y11=X8•4•X 2• X1;

y12=X8• X4•2•1;

y13= X8• X4•2• X1;

y14= X8• X4•X 2• 1;

По данным логическим выражениям построим логическую схему дешифратора с прямыми выходами в базисе И,ИЛИ,НЕ (рисунок 8).

Рисунок 8 - Логическая схема дешифратора с прямыми выходами в базисе И,ИЛИ,НЕ

2.4 Разработка логической схемы распределителя импульсов

Распределитель импульсов может быть построен на кольцевом регистре, в котором продвигается одна единица, либо как в данном курсовом проекте - на счётчике и дешифраторе. Если в распределителе используется счётчик с последовательным переносом и дешифратор, то устройство управления не будет нормально функционировать, так как на выходах дешифратора будут появляться ложные импульсы и необходимо принимать меры для устранения опасных состязаний. Поэтому следует использовать дешифратор с дополнительным разрешающим входом , на который необходимо подавать стробирующие сигналы с задержкой относительно момента смены входного кода, равной или большей максимальному времени установления кода в счётчике.

На основании синтезированных логических схем недвоичного счётчика и дешифратора в разделах 2.2 и 2.3 и общей функциональной схемы распределителя, приведённой на рисунке 4 составим общую логическую схему распределителя импульсов (рисунок 9).

3. АНАЛИЗ И ВЫБОР ЭЛЕМЕНТНОЙ БАЗЫ

Основными критериями, по которым производится выбор элементной базы устройства управления с жесткой логикой, являются максимальное быстродействие и минимальная потребляемая мощность. Тип логики, которую мы будем использовать - КМОП.

В состав основного узла устройства - распределителя импульсов - входят: счетчик, дешифратор, конъюнктор, элементы задержки, инвертор, и дополнительный логический элемент, чтобы обеспечить в счетчике требуемый Kпер.

В качестве инверторов и элементов задержки выберем микросхему К1561ЛН2 или её зарубежный аналог IN74AC04. Рассмотрим условное обозначение и цоколевку этих микросхем показанные на рисунке 10.

а) б)

14-Vcc; 7-GND 7-общий; 14-+Uun;

Рисунок 10 - условное обозначение микросхемы IN74AC04: а) -иностранный вариант; б) - отечественный вариант

Микросхема содержит шесть буферных инверторов. Для нее необходимо лишь одно напряжение питания. Основные статические и динамические параметры К1561ЛН2 приведены в таблице 4.

Таблица 4-- Основные статические параметры и динамические параметры К1561ЛН2

В качестве необходимого RS-триггера выбираем отечественную микросхему К1561ТМ2 или её зарубежный аналог IN74HCT74 - D-триггер с выходами установки и сброса (R и S).

а) Вывод 14-Vcc; Вывод 7-GND; б) 7 - общий; 14 - + Uип

Рисунок 11 - Условное графическое обозначение IN74HCT74: а)-иностранный вариант; б)-отечественный вариант

Для запоминания сигнала переноса из старшего разряда используем половину микросхемыIN74HCT74, которая представляет собой два D - триггера с возможностью принудительной установки в состояние ноль или единицы. Имеет вход синхронизации С, информационный вход D и два асинхронных входа S и R входы сброса. Условное графическое обозначение IN74HCT74 приведено на рисунке 11. Статические и динамические параметы указаны в таблице 5.

Таблица 5-- Основные статические параметры и динамические параметры К1561ЛН2

распределитель импульс счетчик дешифратор

Счётчиком называют устройство, предназначенное для подсчёта числа импульсов, поданных на вход. В качестве счётчика используем микросхему IN74AC4520 (К1561ИЕ10). Условное графическое обозначение и цоколёвка приведены на рисунке 12.

Данная микросхема содержит два независимых четырёхразрядных двоичных счётчика с параллельным выходом. Для повышения быстродействия в интегральной схеме применён параллельный перенос во все разряды. Подача счётных импульсов может производиться либо в положительной полярности (высоким уровнем) на вход C(CLOCK), либо в отрицательной полярности (низким уровнем) на вход V(ENABLE). В первом случае разрешение счёта устанавливается высоким уровнем на входе V(ENABLE), а во втором случае - низким уровнем на входе C(CLOCK). Основные параметры счётчика указаны в таблице 6.

а) Вывод 14-Vcc; Вывод 7-GND; б) 7 - общий; 14 - + Uип

Рисунок 12- Условное графическое обозначение и цоколёвка микросхемы IN74AC4520: а)-иностранный вариант; б)-отечественный вариант

Таблица 6 - Основные статические параметры и динамические параметры К1561ИЕ10

В качестве регистра кода операции рассмотрим микросхему IN74AC175 (К1561ТМ3) четыре D -триггера с общими входами управления и сброса.

а) Вывод 16-Vcc; Вывод 8-GND; б) 8 - общий; 16 - + Uип

Рисунок 13 - Условное графическое обозначение и цоколёвка микросхемы IN74C175: а)-иностранный вариант; б)-отечественный вариант

Основные параметры счётчика указаны в таблице 6.

Таблица 6 - Основные статические параметры и динамические параметры К1561ТМ3

Микросхема имеет динамический вход С и инверсный вход сброса R . Также на выходе присутствуют выходы с инверсией

Также для построения схемы требуется логический элемент И. В качестве него выберем по справочнику [3] микросхему IN74AC08, которая содержит четыре логических элемента 2И. Условное обозначение интегральной схемы и ее цоколевка представлены на рисунке 14.

Основные статические и динамические параметры микросхемы IN74AC08 (К561ЛИ2) представлены в таблице 7.

Рисунок 14 - Условное графическое обозначение и цоколевка микросхемы конъюнкторов: а) - иностранный вариант (IN74AC08); б) - отечественный вариант (К561ЛИ2)

Таблица 7 - Основные статические параметры и динамические параметры К561ЛИ2

При выборе микросхемы дешифратора необходимо учесть, что она должна иметь 4 входа и 16 выходов (чтобы обеспечить требуемое количество выходов у распределителя импульсов - 12). Данные требования возможно обеспечить, если использовать микросхему IN74HC154A. Условное обозначение интегральной схемы и ее цоколевка представлены на рисунке 15.

Этот дешифратор позволяет преобразовать четырехразрядный двоичный код, поступивший на входы А0…А3, в напряжение низкого уровня, появляющееся на одном из 16 выходов. Кроме 4 входов устройство имеет еще два входа и разрешения дешифрации, т.е. они играют роль стробирующих входов, если на них подан низкий уровень напряжения. Если хотя бы на одном из входов и установить высокий уровень, то на всех выходах будет высокий уровень напряжения независимо о того, какой код подан на входы. Такой режим используется при наращивании числа разрядов дешифрируемого кода.

а) Вывод 24-Vcc; Вывод 12-GND; б) 24-питание; 12-общий

Рисунок 15 - Условное графическое обозначение микросхемы дешифратора IN74HC154A

В качестве инвертора, который подключается к выходам дешифратора используем микросхему выполненную на основе логических элементов, микросхемы IN74AC00 (К1561ЛА7), реализующих функцию двухвходового элемента И - НЕ.

УГО и цоколевка микросхемы IN74AC00 представлены на рисунке 16.

Рисунок 16 - УГО и цоколевка микросхемы IN74AC00

Основные параметры микросхемы IN74AC00 представлены в таблице 8.

Таблица 8 - Основные статические и динамические параметры микросхемы IN74AC00

4. РАЗРАБОТКА И ОПИСАНИЕ ПРИНЦИПИАЛЬНОЙ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ УСТРОЙСТВА

По сигналу “Пуск” запускается распределитель импульсов и начинают поступать тактовые импульсы на счётчик DD9. Сначала тактовые импульсы подаются на элемент 2И (DD8.1), на вход С0 счетчика (DD9) необходимо подавать высокй уровень сигнала, т.к. счетчик срабатывает при уровне логической 1 на входе С0. С выходов счетчика кодовое слово 0100 подается на входы дешифратора (DD2.2) А0…А3. По уровню сигналов на входах на 4 выходе дешифратора (5 выход распределителя импульсов) устанавливается низкий уровень сигнала (уровень логического 0), а на остальных - высокий уровень сигнала (уровень логической 1). Дешифратор имеет стробирующие входы и , которые являются разрешающими входами дешифратора.

Сигнал на данные входы поступает через элемент задержки, состоящий из 3 инверторов, для синхронизации разрешающих входов с информационными. Так как выходы дешифратора инверсные каждый из выходов подается на элементы 2И-НЕ(DD10.1, DD10.2, DD10.3, DD10.4). Затем сигналы с этих элементов подаются на комбинационное цифровое устройство.

На распределитель импульсов сигналы синхронизации подаются с RS-триггера (DD7). Чтобы подать тактовые импульсы, на инверсном входе R должен быть уровень “1”, а на инверсном входе S уровень ”0”. Таким образом на выходе триггера будет сформирован уровень логической 1, который вместе с сигналами синхронизации Uc подаются на логический элемент 2И (DD8.1), выход которого соединен со входом распределителя импульсов. Если на выходе триггера уровень “0”, то распределитель импульсов работать не будет.

С помощью регистра (DD1) на дешифратор подается код операции. Нам необходимо обеспечить работу параллельных входов D0…D3 для этого на вход подается напряжение низкого уровня. В момент прихода на вход отрицательного перепада импульса в регистр загружаются данные от параллельных входов D0…D3. Подадим на входы D0…D3 код 0110.

Сигналы со входов регистра подаются на дешифратор (DD2.1), который так же имеет 2 стробирующих входа и , входы А0…А3 и 16 инверсных выходов. При подаче на входы А0…А3 сигнала 0110 на 6 выходе дешифратора кода операции будет сформирован уровень логического 0, а на остальных выходах дешифратора будет сформирован уровень логической 1. Пропустив эти сигналы через инвертор получим уровень - 1 (соответствующий коду операции) и уровень - 0. Затем эти сигналы и сигналы на выходе распределителя импульсов поступают на КЦУ, где создаются необходимые сигналы управления Y1, Y2, …, Yk в каждом такте.

Когда же операция (или программа) будет закончена: на регистр поступает код команды останова, и на выходе Yk+1 КЦУ устанавливается сигнал логической единицы. По этому сигналу триггер сбрасывается, устройство распределения импульсов останавливается.

После выполнения необходимых команд комбинационное устройство сформирует на выходе Yk+1 уровень логической 1, который прекратит работу триггера и тем самым подачу тактовых импульсов на распределитель импульсов, т.к. на вход С0 счетчика (DD9) будет подан низкий уровень сигнала, при котором не обеспечивается счетный режим счетчика. Триггер (DD7) будет сброшен в исходное состояние.

5. РАСЧЕТ БЫСТРОДЕЙСТВИЯ И ПОТРЕБЛЯЕМОЙ МОЩНОСТИ

Для расчета быстродействия устройства нужно знать среднее время задержки от входа к выходу каждой микросхемы, входящей в устройство управления. Рассчитаем среднее время задержки для каждой микросхемы по следующей формуле:

tзд.ср= (t1,0зд.ср+ t0,1зд.ср)/2 , (3)

где t1,0зд.ср - время задержки сигнала от входа к выходу при включении;

t0,1зд.ср - время задержки сигнала от входа к выходу при выключении.

Далее по формуле определяем среднее время задержки каждой микросхемы.

IN74AC175 - tзд.ср.= (9,5+10)/2=9,75 нс;

IN74AC192 - tзд.ср.= (9,5+10)/2=9,75 нс;

IN74 AC04 - tзд.ср.= ( (9,5+10)/2=9,75 нс;

IN74 AC08 - tзд.ср. =(9,5+10)/2=9,75 нс;

IN74 AC00- tзд.ср.= (9,5+10)/2=9,75 нс

IN74 AC4520 - tзд.ср.= (9,5+10)/2=9,75 нс;

IN74 HC154 - tзд.ср.= (28+30)/2=29 нс;

IN74 НСТ74 - tзд.ср.= (28+30)/2=29 нс.

Для расчета быстродействия основного узла устройства нужно сложить среднее время задержки тех микросхем, которые соединены последовательно. Так суммарное время задержки в элементах задержки больше чем суммарное время задержки в счетчике (DD9), в элементе 2И (DD8.2), следовательно, будем учитывать время задержки в элементах задержки.

tзд.ср.осн.узл.=9,75*3=29,25 нс

При параллельном включении время задержки выбирается у той микросхемы, у которой оно максимально.

Для определения быстродействия всей принципиальной электрической схемы нужно определить отдельно быстродействия верхней части схемы (DD1, DD2.1, DD5), и нижней части схемы (DD6, DD7, DD8.1 и распределитель импульсов).

Для верхней части схемы:

tзд.ср. .=9,75+29+9,75=48,5нс

Для нижней части схемы

tзд.ср. .=9,75+29+9,75+29,25+29+9,75=116,5нс

Быстродействие всего устройства будет определяться быстродействием нижней части микросхемы.

Частота рассчитывается по формуле:

Fустр=1/tзд.ср. устр. (4)

Fустр. =1/116,5=8,58МГц.

Далее рассчитаем среднюю потребляемую мощность. Она будет определятся суммарной мощностью всех микросхем устройства. Мощность рассчитывается по формуле:

Рпот=Uи.п.·Iпот. (5)

Iпот= (I0пот+I1пот )/2 (6)

где Uи.п. - напряжение источника питания;

Iпот - максимальный потребляемый ток.

IN74AC175 - Рпот=10*0,5=5 мВт;

IN74AC192 - Рпот=10*0,5=5 мВт;

IN74 AC04 - Рпот=10*0,5=5 мВт;

IN74 AC08 - Рпот=10*0,5=5 мВт;

IN74 AC00 - Рпот=10*0,5=5 мВт;

IN74 AC4520 - Рпот=10*0,5=5 мВт;

IN74 HC154 - Рпот=10*0,5=5 мВт;

IN74 НСТ74 - Рпот=10*0,5=5 мВт;

Рпот.ср.= 5*4+5*5+5+5 +5+5 +5 +5 =75мВт.

ЗАКЛЮЧЕНИЕ

В результате выполнения данной курсовой работы было разработано устройство управления с жёсткой логикой. Также были разработаны логическая схема распределителя импульсов устройства на основе счётчика на JK-триггерах и принципиальная электрическая схема дешифратора с прямыми выводами.

В соответствии с вышеуказанными логическими схемами были построены принципиальные схемы вспомогательных узлов. Далее путём совмещения схем основного и вспомогательных узлов была получена схема всего устройства в целом. При разработке были использованы интегральные микросхемы типа КМОП. Выбор ИМС осуществлялся на основе приоритетности по основным параметрам.

В данном курсовом проекте были определены основные технические данные разработанного устройства (её быстродействие и потребляемую мощность). Частота работы устройства fустр.=8,58 МГц, а период следования тактовых импульсов соответственно равен 116,5 нс. Напряжение источника питания, необходимое для работы устройства, Uи.п=10 В, а расчетная потребляемая мощность устройства равна 75 мВт.

ЛИТЕРАТУРА

1. Гольденберг Л.М. и др. Цифровые устройства и микропроцессорные системы. Задачи и упражнения: Учеб. пособие для вузов / Л.М. Гольденберг и др. - М.: Радио и связь, 1992. - 256 с.

2. Угрюмов Е.П. Цифровая схемотехника. - СПб.: БХВ - Санкт-Петербург,2000. - 528 с.

3. ИМС стандартной логики: Информационно-справочный материал / БЕЛМИКРОСИСТЕМЫ. - Мн.: ООО "Полифакт", 2004. - 85 с.

4. Лысиков Б.Г. Цифровая и вычислительная техника: Учеб./Б.Г. Лысиков. - Мн.: УП "Экоперспектива", 2002. - 264 с.

5. Стандарт предприятия СТП ВГКС 1.09-04. Курсовое и дипломное проектирование. Правила компьютерного оформления текстовых и графических документов. - Мн.: ВГКС, 2004.

Размещено на Allbest.ru