Размещено на http://www.allbest.ru/

Размещено на http://www.allbest.ru/

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РЕСПУБЛИКИ КАЗАХСТАН

АЛМАТИНСКИЙ УНИВЕРСИТЕТ ЭНЕРГЕТИКИ И СВЯЗИ

Кафедра электроника

Дисциплина: «Схемотехника 1»

Расчетно - Графическая Работа №1

Приняла: доцент Дегембаева У.К.

Выполнил: Байсалбаев Н.М.

Специальность: Вычислительная техника и програмное обеспечение

Группа: БВТк-08-02

Номер зачетной книжки:083364

Алматы 2010

Варианты принципиальных схемы приведены на рисунке 1, а комбинации входных сигналов, для которых необходимо провести анализ, даны в таблице 2.

сигнал ток резистор схема

Рисунок 1 - Принципиальная схема логического элемента.

Таблица 1 - Комбинации входных сигналов.

Проведем расчет для комбинации входных сигналов 1101, т.е. согласно принятым значениям U_ВХ1=U_ВХ2=U¹>3 В, а U_ВХ3=U_ВХ4=U⁰=0,1 В. Определим величину тока через резистор R1. Рассмотрим все возможные пути, по которым может протекать этот ток. В схеме только один источник напряжения - источник питания +5 В. Поэтому все постоянные токи в схеме могут протекать только в одном направлении от шины +5 В к общей шине.

Рисунок 2 - Частичная схема для расчета тока I₁ при комбинации входных сигналов 1101.

На рисунке 3 выделена часть схемы, по которой может протекать ток, идущий через R1 (ток I₁) и R2 (ток I₂). Ток I₁ протекает от шины +5 В через R1 и далее может течь от базы транзистора VT1 налево через эмиттерные переходы, источники сигнала на общую шину или направо через коллекторный переход и эмиттерный переход транзистора VT2 к общей шине.

На все два входа транзистора VT1 подано высокое напряжение соответствующие логической единице U_ВХ1=U_ВХ2 >3 B.

Прежде всего отметим, что потенциал в точке А на базе транзистора VT1 будет равен U_A=U_БК1+ U_БЭ2=0,6+0,7=1,3 B

Так как между данной точкой и общей шиной включено последовательно два p-n перехода: база-коллектор VT1 и база-эмиттер VT2. Так как все два эмиттера транзистора VT1 находятся под более высоким потенциалом, чем база, то все два эмиттерных перехода закрыты и ток от точки А потечет по правой ветви. Тогда ток I₁ равен I₁=(E-U_А)/ R1=(5-1,3)/10_*10³=0,37 мА.

Через входные эмиттерные переходы протекают обратные токи. Вычислим эти токи, умножая ток базы VT1 ( I₁ ) на инверсный коэффициент передачи тока В₁: I_Э1=I_Э2 =I_1*B_I=0,37_*0,05=0,0185 мА.

В транзистор VT1 втекают три тока I_Э1,I_Э2 и I₁, а вытекает через коллекторный переход и попадает в базу транзистора VT2 только один ток I_Б2.

Исходя из этих соображений вычисляем ток базы VT2:

I_Б2=I_Э1+I_Э2 +I₁=0,407 мA.

Ток протекает через переходы Б-Э3 транзистора VT3, то напряжения на переходе равно 0,7 В. Следовательно потенциал базы транзистора VT3 (точка В) равен 0,8 В. Следовательно потенциал базы транзистора VT3 (точка В) равен U_В=U⁰+U_БЭ=0,1+0,7=0,8 В.

Ток правой ветви при этом будет отсутствовать, так как для того чтобы он протекал в точке В требуется потенциал равный U_БК3+U_БЭ4=0,6+0,7 =1,3 В.

Следовательно транзистор VT4 будет закрыт. Находим ток I₂=(E-U_В)/R2=(5-0,8)/10_*10³=0,42 мА.

Рассчитаем величины токов I₃ и I₄, протекающих через резисторы R3 и R4. Закрытый транзистор VT4 показан пунктиром.

I₃=(E-U_С)/R3=(5-0,1)/4_*10³=1,225 мА.

проверим находится ли транзистор VT2 в режиме насыщения:

I_Б2*В=0,407*50=20,35 мА? I₃

получаем, что это действительно так. Тогда напряжение U_КЭ2=U_БЭ5=0,1 В.

Ток протекает через VT2 и VT5 оказывается закрытым. При этом через резистор R4 протекает только входной ток логического элемента нагрузки, равный по условию I₄=0,04 мА. Тогда напряжение на выходе будет равно U_ВЫХ=E - I₄ R4=5 - 0,0410^-3 800=4,968 B.

Полученное напряжение U_ВЫХ близко к напряжению питания и соответствует уровню логической единицы.

Проведем расчет для комбинации входных сигналов 0101.

Ток протекает через переходы Б-Э1 транзистора VT1, то напряжения на переходе равно 0,7 В. Следовательно потенциал базы транзистора VT1 (точка А) равен U_В=U⁰+U_БЭ=0,1+0,7=0,8 В.

Ток правой ветви при этом будет отсутствовать, так как для того чтобы он протекал в точке В требуется потенциал равный U_БК1+U_БЭ2=0,6+0,7 =1,3 В.

Следовательно транзистор VT2 будет закрыт. Находим ток I₁=(E-U_А)/R1=(5-0,8)/10_*10³=0,42 мА.

Ток протекает через переходы Б-Э3 транзистора VT3, то напряжения на переходе равно 0,7 В. Следовательно потенциал базы транзистора VT3 (точка В) равен U_В=U⁰+U_БЭ=0,1+0,7=0,8 В.

Ток правой ветви при этом будет отсутствовать, так как для того чтобы он протекал в точке В требуется потенциал равный U_БК3+U_БЭ4=0,6+0,7 =1,3 В.

Следовательно транзистор VT4 будет закрыт. Находим ток I₂=(E-U_В)/R2=(5-0,8)/10_*10³=0,42 мА.

Рассчитаем величины токов I₃ и I₄, протекающих через резисторы R3 и R4. Закрытый транзисторы VT2 и VT4. Через резистор R3 протекает ток базы транзистора VT5, транзистор открыт и напряжение на базе этого транзистора будет равно U_Б5=0,7 В.

Находим ток I₃ =I_Б5: I₃=(E-U_Б5)/R3=(5-0,7)/4_*10³=1,075 мА.

Предположим, что транзистор VT5 находится в режиме насыщения.

По условию напряжение открытого транзистора U_КЭ5=U_ВЫХ=0,1 В, тогда I₄=(E-U_КЭ5)/R4=(5-0,1)/0,8_*10³=6,125 мА.

Рисунок 3 - Частичная схема для определения токов токов I₂ и I₃ при комбинации входных сигналов 1100.

Низкое напряжение на коллекторе транзистора VT5 соответствует логическому 0 на выходе схемы. Через коллектор транзистора VT5 протекает ток I_К5=I₄+I_ВЫХ=6,125+1=7,125мА.

Сравним токи I_Б3*B и I_К3. I_Б3*В=1,075_*50=53,75 мА.

Так как I_Б3*B>I_К3, то действительно транзистор находится в режиме насыщения.

Проведем расчет для комбинации входных сигналов 0111.

Ток протекает через переходы Б-Э1 транзистора VT1, то напряжения на переходе равно 0,7 В. Следовательно потенциал базы транзистора VT1 (точка А) равен U_A=U⁰+U_БЭ=0,1+0,7=0,8 В.

Ток правой ветви при этом будет отсутствовать, так как для того чтобы он протекал в точке В требуется потенциал равный U_БК1+U_БЭ2=0,6+0,7 =1,3 В.

Следовательно транзистор VT2 будет закрыт. Находим ток I₁=(E-U_А)/R1=(5-0,8)/10_*10³=0,42 мА.

На все два входа транзистора VT3 подано высокое напряжение соответствующие логической единице. U_ВХ3=U_ВХ4 >3 B.

Прежде всего отметим, что потенциал в точке B на базе транзистора VT3 будет равен U_A=U_БК3+ U_БЭ4=0,6+0,7=1,3 B

так как между данной точкой и общей шиной включено последовательно два p-n перехода: база-коллектор VT3 и база-эмиттер VT4. Так как все два эмиттера транзистора VT3 находятся под более высоким потенциалом, чем база, то все два эмиттерных перехода закрыты и ток от точки А потечет по правой ветви. Тогда ток I₂ равен I₂=(E-U_B)/ R2=(5-1,3)/10_*10³=0,37 мА.

Через входные эмиттерные переходы протекают обратные токи. Вычислим эти токи, умножая ток базы VT3 ( I₂ ) на инверсный коэффициент передачи тока В₁: I_Э3=I_Э4 =I_2*B_I=0,37_*0,05=0,0185 мА.

В транзистор VT3 втекают три тока I_Э3,I_Э4 и I₂ , а вытекает через коллекторный переход и попадает в базу транзистора VT4 только один ток I_Б4. Исходя из этих соображений вычисляем ток базы VT4: I_Б4=I_Э3+I_Э4 +I₂=0,407 мA.

Рассчитаем величины токов I₃ и I₄, протекающих через резисторы R3 и R4. Транзистор VT2 закрытый. I₃=(E-U_С)/R3=(5-0,1)/4_*10³=1,225 мА, проверим находится ли транзистор VT4 в режиме насыщения: I_Б4*В=0,407*50=20,35 мА? I_3, получаем, что это действительно так. Тогда напряжение U_КЭ4=U_БЭ5=0,1 В.

Ток протекает через VT4 и VT5 оказывается закрытым. При этом через резистор R4 протекает только входной ток логического элемента нагрузки, равный по условию I₄=0,04 мА. Тогда напряжение на выходе будет равно U_ВЫХ=E - I₄ R4=5 - 0,0410^-3 800=4,968 B.

Полученное напряжение U_ВЫХ близко к напряжению питания и соответствует уровню логической единицы.

Рассчитаем мощности, потребляемые микросхемой для каждой комбинации. Расчет произведем по формуле P=E_*(I₁+I₂+I₃).

Для первой комбинации Р=5(0,37+0,42+1,225+0,04)10^-3=10,275 мВт.

Для второй комбинации Р=5(0,42+0,42+1,075+6,125)10^-3=40,2 мВт.

Для второй третей Р=5(0,42+0,37+1,225+0,04)10^-3=10,275 мВт.

Результаты расчетов занесем в таблицу 3.

Таблица 2-Значения токов и мощностей, полученных в результате расчетов.

Для расчета размеров резисторов, которые будем определять ниже, выделим каждый из токов, имеющих максимальное значение, и запишем в таблицу 4. Затем вычислим мощности, рассеиваемые на резисторах, по формуле

P_Ri=I²_i R_i

и результаты также занесем в таблицу 4.

Таблица 3 - Максимальные мощности резисторов.

Составим таблицу истинности. В схеме 4 входа, поэтому возможны всего 2⁴=16 комбинаций входных сигналов. Пронумеруем эти комбинации числами от 0 до15 и запишем в таблицу 5.

Помня о том, что логической единице на входе соответствует уровень не менее 3 В, а логическому нулю 0,1 В, проанализируем работу схемы. С разу же поставим символ 0 в строке для комбинации 0101 и 1 для комбинации 1101 и 0111, так как анализ для этих случаев уже проведен.

Заметим, что выходное напряжение будет иметь низкий уровень (логический нуль) во всех случаях, когда транзистор VT5 открыт, т. е. находится в режиме насыщения. Это имеет место, если транзистор VT2 и VT4 закрыт, а это, в свою очередь, произойдет только тогда, когда ток I₁ будет протекать влево через один или несколько эмиттеров транзистора VT1. Таким образом, во входных комбинациях VT1 и VT3, имеющим хотя бы один нуль, выходной сигнал соответствует логическому нулю.

Таблица 4. Таблица истинности для схемы, изображенной на рисунке 2.

Пример выполнения топологии ГИМС

Размер и конфигурация пленочных резисторов находится по заданным номиналам резисторов R_i, удельному поверхностному сопротивлению пленки Сплава МЛТ-3, R_s=500 Ом/квадр., Р₀=20 мВт/мм²

Для определения размеров резисторов находим их коэффициент формы

К_фi= R_i/R_s

Результаты заносим в таблицу 6.

Расчет длины резистора проводим по формуле

Ширина резистора определяется как b_i=l_i/K_Фi

Результаты расчетов заносим в первую строку таблицы 7.

Таблица 5 - Размеры пленочных резисторов.

Определим площадь, занимаемую резисторами, S_R=S_R1+S_R2+S_R3+S_R4=0,8+0,8+0,32+0,064=1,984 мм².

Площадь, занимаемая навесными элементами схемы равна S=S_VT1+S_VT2+S_VT3+S_VТ4+S_VТ5=1,5+1,5+1+1+1=6 мм².

Общая площадь, занимаемая пленочными резисторами и навесными элементами, равна 7,984 мм². Учитывая площадь соединений, промежутки между элементами ИМС и расстояние от края подложки, следует увеличить суммарную площадь подложки в 4-5 раз, т. е. её площадь должна составить не менее 40 мм². Из таблицы 7 выбираем подложку с размерами 10х16 мм.

Таблица 6 - Рекомендуемые размеры подложек для гибридных ИМС.

Составляем топологический чертеж ИМС, размещая рассчитанные элементы на поле подложки.

Размещено на Allbest.ru