Разработаем принципиальную электрическую схему микропроцессорной системы, построенной на базе микропроцессора 8085.

МП 8085, имеет десять программно доступных регистров, два из которых являются 16-разрядными, а остальные 8-разрядными, причём шесть из них могут объединяться в три 16-разрядные регистровые пары. МП 8085 имеет 16-разрядную шину адреса, позволяющую адресоваться к 64 кбайтам памяти, к такому же объёму внешнего стека и 256 внешним устройствам. Младший байт адреса и данные передаются по одной 8-разрядной двунаправленной шине «адреса/данные». Микросхема выполняет 123 команды и имеет 5 уровней прерываний. Система команд МП 8085 совместима с системой команд МП 8080. Выполнение любой программы микропроцессором производится посредством операций записи или считывания. Каждая операция записи или считывания выполняется в течение машинного цикла М. Выполнение команды состоит в том, что микропроцессор обрабатывает последовательность машинных циклов М, количество которых может быть от 1 до 5. В свою очередь каждый машинный цикл содержит от 3 до 6 тактовых периодов Т, причём каждый тактовый период соответствует определённому состоянию МП. Сущность и последовательность машинных циклов определяется кодом операции команды, полученным в первом машинном цикле М1.

Начнём построение схемы с подключения входных и выходных сигналов микропроцессора 8085. На рис. 2 показан фрагмент принципиальной схемы подключения микропроцессора 8085 к системной шине.

Рис. 2 Подключение микропроцессора к системной шине

Восемь младших разрядов шины адреса МП 8085 мультиплексированы с 8 разрядами шина данных. Для разделения линий AD0-AD7 на линии адреса и линии данных используется выходной сигнал «ALE». При переходе этого сигнала из 1 в 0 зафиксированная информация в регистре 74LS374 является младшим байтом шины адреса A0-A7. Старший байт адреса буферизируется напрямую микросхемой 74 LS367. Шина данных МП 8085 буферизируется двунаправленным буфером 74LS245, направление передачи которого управляется сигналом «RD». Системные управляющие сигналы «MEMRD», «MEMWR», «IORD», «IOWR» формируются дешифратором 2х4, построенном на элементах DD7, DD8, на входы которого заводятся выходные сигналы с МП «RD», «WR», «IO/M».

Схема генератора тактовых импульсов МП 8085 содержится в самом МП, достаточно только подключить кварцевый резонатор к выводам Х1 и Х2, который имеет частоту 2МГц. Вывод HOLD подсоединяем к земле, что предотвратит переход МП в режим прямого доступа в память. На вход READY подадим напряжение высокого уровня, что предотвратит паузы во время нормального выполнения программы. Соединим выводы TRAP, RST7.5, RST6.5, RST5.5, INTR с землей, что исключит возможность прерывания микропроцессора 8085 во время нормального выполнения программы.

Для обеспечения начальной установки микропроцессора 8085 к входу сброс подключается цепь, состоящая из резистора R1 и C1. Для сброса микропроцессора в процессе работы предусмотрен ключ, замыкающий вход сброса микропроцессора на землю в течение времени, величина которого должна быть не менее 3-х тактовых периодов сигнала.

Проведём подключение к системной шине ПЗУ и ОЗУ. В соответствии с заданием выбрано ПЗУ с ёмкостью 2Кх8 и ОЗУ с ёмкостью 2Кх8. Подключение ОЗУ и ПЗУ к системной шине приведено на рис. 3.

В качестве ПЗУ использована микросхема К568РЕ1, которая содержит 8 разрядов данных и 11 адресных входов, позволяющих обращаться к 2 Кбайт памяти.

Располагаем в 64К байтовом адресном пространстве память ПЗУ в диапазоне адресов от 0000h до 07FFh (2К байт). Для обращения к данному адресному пространству и формированию сигнала «CS» для ПЗУ используем дешифратор адреса ПЗУ, состоящий из логических элементов DD11, DD12.1.

В качестве ОЗУ использована микросхема К537РУ10 емкостью 2Кх8. Входные сигналы управления определяют работу микросхемы в режиме записи и считывания. При установленном адресе и сигналах «CS»= «WE»=0, «OE»=1 производится запись в ОЗУ установленного на шине данных записываемого байта данных. При установленном адресе и сигналах «CS»= «OE»=0, «WE»=1 производится чтение из памяти выбранного байта на шину данных.

Располагаем в 64К байтовом адресном пространстве память ОЗУ в диапазоне адресов от 0800h до 0FFFh (2K байт). Для обращения к данному адресному пространству и формированию управляющих сигналов для ОЗУ используем дешифратор адреса ОЗУ, состоящий из логических элементов DD11, DD12.2, DD12.3, DD13.1.

Проведём подключение микросхемы программируемого параллельного интерфейса 8255, предназначенного для организации ввода-вывода параллельной информации различного формата и позволяющего реализовывать большинство известных протокола обмена. Со стороны системной шины микросхема содержит двунаправленный 8-разрядный канал данных, сигналы чтения «RD» и записи «WR», определяющих вид операции, сигнал выбора кристалла «CS» и входы А0 и А1 для адресации внутренних регистров микросхемы и вход сброса «RESET».

Рис. 3 Подключение ПЗУ и ОЗУ к системной шине

Со стороны подключения внешних устройств микросхема содержит 3 двунаправленных порта А, В и С для обмена данными, которые могут быть запрограммированы в разных режимах работы на ввод или вывод данных на внешние устройства. Сигналы управления со стороны системной шины определяют вид операции, выполняемой микросхемой 8255 в соответствии с таблицей.

Подключаем микросхему 8255 к системной шине (см. рис. 4):

- выводы D0-D7 подключаются непосредственно к шине данных;

- входы «WR» и «RD» подключаются к соответствующим сигналам системной шины «IOWR» и «IORD»;

- вход «CS» к инверсному сигналу шины адреса А6 (используем так называемую линейную адресацию при которой каждому внешнему устройству присваивается отдельный разряд адресной шины);

- входы А1 и А0 к одноимённым входам адресной шины;

- 8-разрядные порты ввода-вывода выводим на разъёмы Х1, Х2 и Х3, к которым возможно подключение любых внешних устройств, имеющих параллельный интерфейс.

Рис. 4 Подключение 8255 к системной шине.

Проведём подключение микросхемы программируемого контроллера 8279, предназначенного для обслуживания клавиатуры и алфавитно-цифрового дисплея.

Микросхема состоит из двух функционально-автономных частей:

- клавиатурной, обеспечивающей ввод информации в БИС через линии возврата с клавиатуры RET7-RET0,

- дисплейной части, обеспечивающей вывод информации по двум 4-х разрядным каналам DSPA3-DSPA0 и DSPB3-DSPB0 в виде двоичного кода на 8- и 16-разрядные цифровые и алфавитно-цифровые дисплеи. Кроме того, микросхема обеспечивает формирование сигналов сканирования S3-S0 клавиатуры и дисплея, а также сигнала для межразрядного гашения «BD» информации на дисплее.

Подключим микросхему 8279 следующим образом:

- будем использовать режим дешифрированного сканирования, при котором c выходов сканирования S3-S0 непосредственно выдаются сигналы сканирования клавиатуры и дисплея;

- используем для обмена программный опрос (а не аппаратную систему прерываний);

- используем линейный выбор устройства ввода-вывода, при котором на вход «CS» заводим инверсный разряд адресной шины А7.

Подключаем микросхему к системной шине (см. рис. 5):

- к выводам D7-D0 подключаем системную шину данных;

- входы сброса, синхронизации и выбора кристалла микросхемы подключаем к соответствующим сигналам управляющей шины «RESET», «CLK», «А7»;

- на вход «INS/D» заводим разряд адресной шины A0;

- входы «WR» и «RD» подключаются к соответствующим сигналам системной шины «IOWR» и «IORD»;

Подключаем клавиатуру и дисплей к микросхеме 8279:

- в качестве дисплея используем 4 7-сегментных индикатора с общим анодом;

- выводы 8279 DSPA3-DSPA0 и DSPB3-DSPB0 через усилитель, построенный на транзисторах, подсоединяем непосредственно к выводам «А», «Б», «С», «D», «E», «F», «G», «H» индикаторов;

- выходы S0-S3 через формирователи, построенные на транзисторах, подсоединяем к общим анодам 7-сегментных индикаторов;

- в качестве клавиатуры используем матрицу ключей 4х4, столбцы которой подключаются к выводам S0-S3, а замыкаемые через ключи столбцы к строкам линии возврата RET3-RET0.

Рис. 5 Подключение 8279 к системной шине, дисплею и клавиатуре.

4. Программирование периферийных БИС