Принцип работы флэш-памяти

Размещено на http://www.allbest.ru/

№ 67 Флэш-память с несимметричной блочной структурой

Схемам типа Boot Block Flesh Memory(сокращенно ББФП)присуще блочное стирание данных и несиммметричная блочная структура. Блоки специализированы и имеют разные размеры. Среди них имеется так называемый Boot-блок(ББ),содержимое которого аппаратно защищено от случайного стирания. В ББ хранится программное обеспечение базовой системы ввода/вывода микропроцессорной системы BIOS, необходимое для правильной эксплуатации и инициализации системы.

В составе блоков имеется БП(блоки параметров) и ГБ(главные блоки),не снабженные аппаратными средствами защиты от непредусмотренной записи. Блоки БП хранят относительно часто меняемые параметры системы(коды идентификаторов, диагностические программы и т.п).Блоки ГБ хранят основные управляющие программы.

Микросхемы ББФП предназначены для работы с разными микропроцессорами и для соответствия им имеют 2 варианта расположения ББ в адресном пространстве: вверху и внизу, что отображается в маркировке ИС буквами Т(ТОР) или В (Воtооm).

В настоящее время выпускаются ББФП с емкостями 1...16 мбит ,в последующих поколениях ожидаются ИС с информационными емкостями до 256 мбит.

По своему функционированию ББФП близки к памяти типа Bulk Erase, в обоих типах ИС операции стирания/программирования ведутся под управлением внутреннего автомата, входной информацией для которого служат команды, вводимые от процессора. В схемах ББФП ету роль играет так называемый командный интерфейс пользователя СUI. Внешняя организация типичной ББФП показана на рис.40,б на примере ИС с информационной емкостью 4мбита.

Адреса задаются 19-разрядным кодом ,т.е в памяти хранится до 512 Кслов. Сигнал задает 8-разрядную ил 16-разрядную организацию памяти. При байтовой организации байты передаются по линиям ,а линия играет роль самого младшего разряда адреса , определяющего, какой байт данной ячейки передается(старший или младший).При словарной организации выводы являются линиями ввода/вывода данных.

Напряжение на выводе может иметь три уровня:

,уровень логической единицы H и низкий уровень L.При напряжении ББ открыт и в нем могут выполняться операции стирания и программирования. При напряжении ниже 6,5 В ББ заперт.

Имея ряд режимов экономии мощности, схемы ББФП, в частности, реализуют режим ,благодаря которому после завершения цикла чтения схема автоматически входит в статический режим с потреблением тока около 1 мА,в котором находится до начала следующего цикла чтения.

Когда схема не выбрана(при высоком уровне сигнала на выводе СЕ и выводе ,т.е потребление мощности снижается до уровня покоя(10мкА).При не только запрещается запись, но и вводится режим глубокого снижения мощности, в котором ток потребления снижается до долей мкА.

Активному режиму соответствует комбинация сигналов .Сигналы имеют обычное назначение. Микросхемы Boot Block флеш-памяти могут работать с разными напряжениями питания и программирования имеют времена доступа при чтении 60_70 нс, токи активных режимов 15…25 мА и крайне малые токи в режиме глубокого понижения мощности(около 0,2 мкА).

Список используемой литературы:

Е. Угрюмов “Цифровая схемотехника”,2004

Вопросы

1. Что присуще схемам типа Boot Block Flesh Memory?

2. Что входит в состав блоков схем ББФП?

3. Как задаються адреса в ББФП?

4. Какой режим используется в схемах ББФП?

5. С какими напряжениями могут работать схемы типа Boot Block?

Тест

Блочное стирание данных и несиммметричная блочная структура присуще схемам типа-

а) Compact Flash

б) Boot Block Flesh Memory

в) Memory Stick Duo

Ответ_б) Boot Block Flesh Memor

№ 70 Понятия про статические запоминающие устройства флэш память микропроцессор транзистор

Область применения относительно дорогостоящих статических ОЗУ в системах обработки информации определяется их високим быстродействием.

Статические ОЗУ(SRAM) имеют структуру 2DМ,часть их при небольшой информационной емкости строится по структуре 2D.

Запоминающими элементами статических ОЗУ служат триггеры с цепями установки и сброса. В связи с этим статические ОЗУ называют также триггерными. Триггеры можно реализовать по любой схемотехнологии ,соответственно которой существуют разнообразные схемы ЗУ. Различие в параметрах етих ЗУ отражает специфику той или иной схемотехнологии. В последнее время наиболее интенсивно развиваются статические ЗУ, выполненные по схемотехнологии КМОП, которая по мере уменьшения топологических норм технологического процесса приобретает высокое быстродействие при сохранении своих традиционных преимуществ.

Среди отечественных серий микросхем хорошо развитыми являются серии К537 технологии КМОП и К132 технологии n-MOП.

Запоминающие элементы статических ЗУ

Запоминающий элемент ЗУ на n-MOП транзисторах(рис.4.26,в)представляет собой RS-триггер на транзисторах Т1 и Т2 с ключами выборки Т3 и Т4.При обращении к данному ЗЭ появляется высокий потенциал на шине выборки (через I ,j- номера строки и столбца, на пересечении которых расположен .Этот потенциал открывает ключи выборки(транзисторы Т3 и Т4) по всей строке и выходы триггеров строки соединяются со столбцовыми шинами считывания-записи. Одна из столбцовых шин связана с прямым выходом триггера(обозначена через ,другая с инверсным.Через столбцовые шины можно считывать состояние триггера(штриховыми линиями показан дифференциальный усилитель считывания. Через них же можно записывать данные в триггер, подавая низкий потенциал логического нуля на ту или иную шину.

При подаче 0 на выход снижается стоковое напряжение транзистора Т1,что запирает транзистор Т2 и повышает напряжение на его строке. Это открывает транзистор Т1 и фиксирует созданный на егно стоке низкий уровень даже после снятия сигнала записи. Триггер установлен в состояние логич.1.Аналогичным образом нулевым сигналом по шине можно установить триггер в нулевое состояние. При выборке строки со своими столбцовыми шинами соединяются все триггеры строки, но только одна пара шин связывается с выходными шинами считывания или выходной цепью записи в соответствии с адресами столбца.

Резисторы r служат для уменьшения емкостных токов в моменты открывания ключевых транзисторов и реализуются как части диффузионных областей этих резисторов.

В качестве нагрузки могут быть использованы двухполосники, показанные на рис.41,б.В первом случае ето n-MOП транзистор со встроенным каналом и 0м напряжением затвора, т.е обычный элемент загрузки в схемах с п-каналом.

Стремление к режиму микротоков привело к схеме с нагрузочным поликремнеевым резистором (второй случай нагрузка типа рис.41,в). Высокоомные нагрузочные резисторы изготавливаются из поликристаллического кремния и пространственно расположены над областью транзисторов, что придает схеме также и высокую компактность. Режим микротоков нужен для кристаллов высокого уровня интеграции, но создает и ряд трудностей, в первую очередь низкую скорость переключения триггера (микротоки не в состоянии быстро перезаряжать паразитные емкости схемы) и маломощность выходных сигналов. Первый недостаток преодолевается тем, что триггер переключается под воздействием мощных сигналов записи информации через ключевые транзисторы, а не за счет только внутренних токов цепей обратных связей. Вторая особенность требует применения высокочувствительных усилителей считывания. Это объясняет использование так называемых усилителей-регенераторов в статических ЗУ.

Запоминающие элементы статических ОЗУ, выполненных по КМОП технологии, показаны на рис.42,а в обозначениях США. Эти элементы построены так же, как и элементы на п-МОП транзисторах, а не требуют дополнительных пояснений.

Рис.42 Схемы триггерного запоминающего элемента (а)

Список используемой литературы:

Е. Угрюмов “Цифровая схемотехника”,2004

Вопросы

1.Какую структуру имеют статические ОЗУ?

2.Что представляет собой ЗЭ SRAM на п-МОП транзисторах?

3.Что можно считывать через столбцовые шины статических ОЗУ?

4.Для чего служат резисторы в SRAM?

5.Какие бывают недостатки в статических ОЗУ?

Тест

Запоминающий элемент ЗУ на n-MOП транзисторах (рис.4.26,в) представляет собой-

а)RS-триггер на транзисторах Т1 и Т2 с ключами выборки Т3 и Т4

б)JK-триггер имеющий входы установки и сброса

в)D-триггер, который повторяет вх. сигнал, но с задержкой

Ответ а)RS-триггер на транзисторах Т1 и Т2 с ключами выборки Т3 и Т4

Размещено на Allbest.ru