Интегрированная ТС СМУ

Размещено на http://www.allbest.ru/

ИНТЕГРИРОВАННАЯ ТС СМУ

1. Процедура оценки быстродействия микропрограммируемых структур с помощью Е - сетей

Анализированию подлежат альтернативные структуры, полученные из базовой путём введения в неё специальных узлов типа регистров РАМ, PMY, PMV, PZ в соответствующие точки структуры {A}, {Y}, {V} и {Z}. В зависимости от наличия или отсутствия перечисленных регистров разработчик БИС предлагает разные конфигурации: простые или конвейерные с разным быстродействием, что обусловлено РТМ на МПК.

Оценочные или Е - сети являются модификацией сетей Петри. Они имеют наибольшую моделирующую возможность и универсальность, могут быть использованы для создания общих, отображающих наиболее важные факторы, моделей микропроцессорных устройств.

Переход Е - сети моделирует некоторые события не только на уровне выполнения всех необходимых условий, однако и отображает также ряд операций, связанных с данным событием, с помощью модификации описателей обозначений. Е - сетевые модели S - структур МП образуются таким образом, чтобы моделировать временные задержки на разных блоках. Переходы Е - сети, которые моделируют задержки на 3-ёх основных компонентах (КАМ, ПЗУМ, ОСК), соответственно _ZA' , _AY , _YZ для всех S - структур одинаковые и выполняется условие:

_AY = _ZA' + _YZ. (1.)

На рис.1.приведен листинг типовой программы СИМ ПЕТРИ на Си. Для разных структур в программу могут вноситься некоторые изменения.

#include <stdlib.h>

#include <stdio.h>

// Прототипы функций

short FIRE(short IPR);

short TGMINI(short IPR);

void FIRTRA(short IPR);

void GEN(short IDG, short IPR);

void TGTIME(short IPR);

function FLOAT(short NT);

void DATA(short IPR);

main() { short T, PLA, TRAN,FIR,R,NUM,STOR,QUE;

short IPR, NTRA,SUM,ITC,IDG,NT,TS;

DATA(IPR); SUM = 0; NT = 0;

REPORT(5,4,5,0,0,0,0,0);

103 FIRE(IPR); TGMINI(IPR);

if (IFL = 0) goto 101

goto 102;

101 FIRTRA(IPR);

if (NTRA <> 1) goto 105

20 SUM = SUM + (T-ITC);

NT = NT +1; goto 105

102 GEN(IDG,IPR);

105 TGTIME(IPR);

TS = SUM /FLOAT(NT)

//Вывод значений NT, TS }

Рисунок 1 Листинг программы моделирования сеток Петри

Е - сетевая модель структуры S описывается в соответствии с входным языком пакета СИМ ПЕТРИ (системы имитационного моделирования).

Путём использования СИМ ПЕТРИ можно получить Е - сетевую модель структуры микропроцессорного комплекта. Генератор маркеров GE₁ должен помещаться в позицию А₁, в начальный момент времени маркер должен находится в позиции А₂, окончание такта должно фиксироваться по срабатыванию перехода TI.

На рисунке 2. отображена обработанная Е - сетевая модель структуры S₁ (рисунок 3.) сложенная из компонентов МПК типа К1804. В начале текущего такта по фиксированному адресу выполняется обращение к ПЗУМ (позиция А₂) и выборка микрокоманды М. Переход Т₃ является условным, он пропускает маркер в позицию А₃, если операция в КАМ является условной, а значение условия производится на текущем такте в ОСК, то есть осуществляется последовательная работа ОСК на КАМ, или в позицию А₆, если операция в КАМ является безусловной или условной по признаку, который производится на одном из предыдущих тактов и сохраняемому в регистре PZ (позиция А₈). Работа ОСК и КАМ параллельна.

Такт оканчивается срабатыванием перехода Т₁. При этом фиксируется время пребывания маркера в системе. Новый такт может начаться после завершения предыдущего и после вырабатывания генератором нового маркера.

Таким же образом образуются и другие модели S - структур, которые выполняют один и тот же микроалгоритм. Сравнение структур ведётся по быстродействию.

На рисунке 3. отображена S₁ - структура (а) и её сетевая модель (б). По окончании параграфа отметим, что Е - сети с успехом можно использовать и для системных исследований.

2. Программная эмуляция

Упорядочение СМУ включает выявление, локализацию и исправление ошибок в технических средствах и программно-микропрограммном обеспечении. На этапе проектирования СМУ упорядочение выполняется методом моделирования. Хотя к комплексному упорядочиванию средств СМУ моделирование используется непосредственно при проектировании технического и программного обеспечения.

микропрограммируемый листинг сеть микропроцессорный

ВЕРСИЯ СЕТЬ 01 МАТРИЦА ПОЗИЦИИ

НОМЕР	МАРКИРОВКА	КР. ПОЗИЦИИ	#МАРКЕРА
1	0	0	0
2	1	0	1
3	0	0	0
4	0	0	0
5	0	0	0
6	0	0	0
7	0	0	0
8	0	-2	0
9	0	0	0
10	0	0	0
11	0	0	0
12	0	0	0
13	0	-2	0
14	0	0	0
15	0	0	0

МАТРИЦА ПЕРЕХОДОВ

НОМЕР	ТИП	ВРЕМЯ	СОСТОЯНИЕ	КОЛИЧЕСТВО ЗАПУСКОВ
1	5	1	0	0
2	2	1	0	0
3	4	10	0	0
4	1	4	0	0
5	1	6	0	0
6	3	1	0	0
7	1	4	0	0
8	1	6	0	0
9	2	1	0	0
10	1	1	0	0

МАТРИЦА ИНЦИДЕНТНОСТИ

	1	2	3	4	5	6	7	8	9	10
1	0	0	0	0	0	0	0	0	0	1
2	0	-1	1	0	0	0	0	0	0	0
3	0	0	-1	1	0	0	0	0	0	1
4	0	0	0	-1	1	0	0	0	0	1
5	1	0	0	0	1	0	0	0	0	0
6	0	0	-1	0	0	1	0	0	0	0
7	0	0	0	0	0	-1	1	0	0	0
12	-1	1	0	0	0	0	0	0	0	1
13	0	1	0	0	0	0	0	0	0	-1
14	0	0	2	0	0	0	0	0	0	0
15	2	0	0	0	0	0	0	0	0	0

Т = 100

Время моделирования закончено

Количество таков - 2 Сред. время посл . и пост. продолж.- 43,00

Количество тактов -2 Сред. время посл . и пост. продолж.- 63,00

Рисунок 2.б Система моделирования Е - сетей. Результаты моделирования



Рисунок 3.б Сетевая модель S₁-структуры

Среди множества методов моделирования метод программной имитации является весьма эффективным для анализа и синтеза СМУ. В зависимости от степени детализации цифровой аппаратуры используются модели разных уровней от регистровых передач до архитектуры СМУ. Программные модели СМУ на уровне архитектуры (микроархитектуры) принято именовать эмуляторами. Эмулировать можно также отдельные БИС (СБИС) МПК. Эмуляторы должны:

адекватно моделировать объекты СМУ;

обеспечивать выполнение удобного набора операций;

обладать минимальным количеством команд кросс ЭВМ, необходимых для моделирования процедуры выполнения необходимых операций;

работать в интерактивном режиме.

Основой программной модели является математическая модель (ММ) узла, прибора и системы. Под ММ будем понимать совокупность математических объектов (чисел, переменных, векторов, множеств и др.) и соотношений между ними (формул, равенств, неровностей, логических условий и др.), которая отражает необходимые важные свойства проектируемого объекта с заданным уровнем точности. ММ представляет собой систему соотношений, которые соединяют характеристики процесса функционирования объекта с параметрами его компонентов и условиями его эксплуатации.

Если в качестве объектов моделирования выбрать уровень БИС (СБИС), тогда ММ можно представить следующей шестёркой:

М = {X,Y,P,A,F,T}, (2.)

X = {x₁,x₂,...,x_n} совокупность входных сигналов;

Y = {y₁,y₂,...,y_m} совокупность выходных сигналов;

P = {p₁,p₂,...,p_i} совокупность параметров;

A = {a₁,a₂,...,a_j} совокупность внутренних состояний;

F = {f₁,f₂,...,f_k} совокупность аналитических и алгоритмических зависимостей;

T = {t₁,t₂,...,t_q} условия эксплуатации.

В множествах {X} и {Y} ММ следует распределить отдельно сигнальные линии и шины, то есть X = X_л X_ш; Y = Y_л Y_ш, где X_л, Y_л совокупность отдельных входных и выходных сигналов, соответственно; X_ш, Y_ш совокупность отдельных входных и выходных сигналов, соответственно.

По принципу декомпозиции все ММ разделяются на алгоритмические, структурные, смешанные. В смешанных ММ процесс совместно решаемых взаимносвязанных задач связан с аппаратными средствами. По состоянию организации ММ подразделяются на имитационные, расчётные и комбинированные. В имитационных моделях отображается процесс превращения множества входных сигналов в совокупность выходных по аналогии с работой соответственной реальной БИС (СБИС). Объект интереса учебного пособия смешанные имитационные ММ БИС как база создания эмуляторов.

Динамические ММ учитывают временные процессы. Относительно задач моделирования в процессе автоматизированного проектирования все ММ функционируют по дискретному автоматному времени. Входные сигналы обуславливают условия формирования сигналов на входах, а параметры характеризуют временные задержки появления выходных сигналов. Обобщённая динамическая ММ какого-нибудь уровня может быть представлена в виде системы логических равенств, в которых отсутствует дискретное время.

Общая компоновка ММ СМУ выполняется путём разделения соотношений между компонентами технической структуры, что учитывает причинно-следственные связи при их взаимодействии. Математическое описание соединений между элементами ММ СМУ может осуществляться списочным методом с помощью логико-комбинаторных методов и кодовых матриц. Описать функционирование ММ СМУ можно с помощью аппарата алгоритмической теории.

Для понимания процесса эмуляции приведём пример синтеза программного эмулятора технической среды СМУ на уровне БИС ОСК К1804 ВСI (рис.3,а).

ММ БИС должна обеспечивать: возможность выработки всех входных и формирования всех выходных сигналов в соответствии с имеющей место номенклатурой (согласно КТМ) выводов БИС; исполнения полной системы команд (микрокоманд); отображать состояние основных внутренних компонентов схем (регистров общего назначения, аккумулятора, показателя стека и др.), которая определяют состав внешних информационных, адресных и шин управления.

Этапы разработки ММ разрядно-модульных МПК следующие: анализ системы микрокоманд; выделение групп МПК, которые выполняют однотипные функции; формирование подмоделей элементарных математических операций (арифметическое и логическое сложение, сдвига, инверсия и др.); анализ признаков результатов выполнения МК; детализация алгоритмов формирования признаков для разных групп МК, разработка соответствующих подмоделей; выделение специфических признаков МК, которые обозначают тип микрооперации, источники сохранения операндов и местонахождение результата выполнения МК; формирование управляющего блока КАМ, что обеспечивает выбор необходимых микроопераций и регистров в зависимости от признаков МК.

Структура ММ К1804 BCI должна образовываться в соответствии с (2.), КТМ на МПК и вышеназванными рекомендациями. Блок 1 структуры обеспечивает выделение из МК, который поступает из ПЗМП трёх групп микрокодов:

10,11,12 для управления источниками операндов АЛУ(ОСК);

13,14,15 для управления операциями АЛУ;

16,17,18 для управления приёмников результата и сдвига.

В блоке 2 (рисунок 4.) определяются источники операндов для АЛП (ШД, каналы А и Б, регистровый ЗП, добавочный регистр Q).

Блок 3 выполняет все логические и арифметические операции, формирует четыре признака «ПЕРЕНОС», «ПЕРЕПОЛНЕНИЕ», «ЗНАК» и «НОЛЬ». Блок 4 выполняет операции сдвига, а блок 6 обеспечивает занесение результатов выполнения микроприказов в регистр Q или их выдачу в канал В.

Все входные и выходные сигналы схем определяются в дискретные моменты времени. При этом имитируется лишь факт наличия, отсутствия или смены сигналов на соответствующих шинах.

Формирование программных модулей БИС МПК выполняется на базе их ММ и в соответствии с идеологией и принципами создания САПР. Кроме того, способ формирования программных модулей (ПМ) определяется возможностями ЭВМ САПР.

При синтезе ПМ ОСК типа К1804 BCI используются формальные параметры, которые описывают состояние сигналов на всех выводах БИС. Обозначение формальных параметров совпадает с обозначением реальных сигналов и отображают ещё и состояния внутренних компонентов БИС. При описании временных ПМ в состав формальных параметров вводятся блоки временных задержек, и переменные, которые задают вид и объём дополнительной информации, что используются при упорядочении.

Формальные параметры описываются переменными типа short и integer.

IT номер такта времени моделирования;

TST символ начала моделирования;

TFN символ конца моделирования;

TSTEP шаг моделирования;

ITER номер текущей итерации;

ITMAX количество итераций при моделировании.



Рисунок 4 Структура модуля К1804ВС1

Программная модель МП1804 BCI представляет собой имитационную модель четырёхразрядной микропроцессорной секции 1804 BCI, который входит в состав МПК БИС К1804. Она реализована в виде управляющей модели подпрограммы 1804BCI и девяти подмоделей-подпрограмм SLOG, VICH, SLOG2, RR,RL, PRSLV, PRDIZ, PRCON, PRSL2. Управляющая модель 1804BCI обеспечивает дешифрацию и анализ текущей микрокоманды, идентификацию источников и приёмников операндов, управляет записью результатов выполнения микрокоманд во внутренние регистры МП.

Текст подпрограммы 1804BCI приведён на рис.

Формальные параметры модели процессорной секции отображают следующие сигналы схемы:

А₃, А₂, А₁,А₀ сигналы адреса шины А;

16,18,17 сигналы кода микрокоманды, который используется для выбора приёмника результата операции АЛУ;

PR₃, PR₀ сигналы, которые возникают при сдвиге информации перед записью в регистровое запоминающее устройство (РЗУ);

Z признак нулевого результата операции;

11,12,10 сигналы кода микрокоманды, которые применяются для выбора источника данных АЛУ;

T тактовый сигнал;

PQ₃, PQ₀ сигналы, которые возникают при сдвиге информации перед записью в регистр Q;

B₀, B₁, B₂, B₃ сигналы адреса шины B;

D₃, D₂, D₁, D₀ входные сигналы по шине данных D;

13,15,14 сигналы кода микрокоманды, которые применяются для выбора операции АЛУ;

C₀ входной сигнал переноса АЛУ;

F₃ сигнал старшего разряда АЛУ;

G сигнал генерации переноса АЛУ;

C₄ выходной сигнал переноса АЛУ;

OVR сигнал переполнения АЛУ;

P сигнал распространения переноса АЛУ;

Y₀, Y₁, Y₂, Y₃ сигналы на входной шине данных;

OE сигнал разрешения выдачи выходной информации;

RGG массив внутренней памяти МП;

M счётчик тактов работы схемы;

IPP переменная, задающая вид и объём дополнительной информации.

Подмодели, входящие в состав программной модели разрядно-модульного МП, отображают функции, которые выполняет АЛУ в процессе отработки команды. Подпрограммы SLOG, VICH моделируют логику работы МП при реализации арифметических операций сложения и вычитания. Подпрограммы SLOG2, PRDIZ, PRCON имитируют выполнение логических операций по модулю 2, дизъюнкции и конъюнкции. Подпрограммы RR и RL отображают выполнение операций сдвига вправо и влево в моделированном МП. Для формирования признаков результатов отработки микрокоманд используются подпрограммы PRSLV и PRSL2, которые обеспечивают образование четырёх признаков «знак», «нуль», «перенос» и «переполнение». Программная реализация подмоделей рассмотрена на примере трёх подпрограмм SLOG2, SLOG и VICH. (рис.6.)

Рисунок 5 Основная управляющая программа

short PRDIZ(short R,short S,short C₀,short U,short P,short G,

short C₄,short OVR);

short PRCON(short R,short S,short C₀,short U,short P,short G,

short C₄,short OVR);

short PRSL2(short R,short S,short C₀,short U,short P,short G,short C₄,

short OVR);

short PR(short Q,short PQ₃,short U,short PQ₀);

short RL(short Q,short PQ₀,short U,short PQ₃);

main()

{ int IT,TST,TFN,TSTEP; // Time parametr

int ITER,ITMAX,V,DEV; // Step parametr

void BC1804( A₃, A₂, A₁, A₀, S₁₆, S₁₈,S₁₇, PR₃, PR₀, Z, S₁₀, S₁₁, S₁₂,

T, PQ₃, B₀, B₁, B₂, B₃, PQ₀, D₃,D₂, D₁, D₀, S₁₃, S₁₅, S₁₄, C₀,

F₃, G, C₄, OVR, P, Y₀, Y₁, Y₂,Y₃,OE,RGG, M,IPP);}

// Define procedure BC1804

void BC1804(short A₃,short A₂,short A₁,short A₀,short S₁₆,short S₁₈,

short S₁₇,short PR₃,short PR₀,short Z,short S₁₀,short S₁₁,short S₁₂,

short T,short PQ₃,short B₀,short B₁,short B₂,short B₃,short PQ₀,shortD₃,

short D₂,short D₁,short D₀,short S₁₃,short S₁₅,short S₁₄,short C₀,

short F₃,short G,short C₄,short OVR,short P,short Y₀,short Y₁,shortY₂,

short Y₃,short OE,short RGG,short M, int IPP);

{ short A₃, A₂, A₁, A₀, S₁₆, S₁₈, S₁₇;

short PR₃, PR₀, Z, S₁₀, S₁₁, S₁₂, T, PQ₃;

short B₀,B₁,B₂,B₃,PQ₀,D₃,D₂,D₁,D₀;

short S₁₃,S₁₅,S₁₄,C₀,F₃,G,C₄, OVR,P,Y₀,Y₁,Y₂,Y₃;

short IM(9), AD(4), BD(4), DD(4), IDD(4);

short RGG(19), RG(16), U, F, Q,Y;

int IPP(1), V,DEV;

int C₀₀;

short Y₀₀,Y₁₁,Y₂₂,Y₃₃ ,R,S,T₁;

if (IT == 0) M = 0;

if (ITER <> ITMAX) break()

J = 1;

while (J<= 16) {RG(J) = RGG(J);J = J +1;}

U = RGG(S₁₇);

F = RGG(S₁₈);

Q = RGG(S₁₉);

IM(1) = S₁₀;

IM(2) = S₁₁;

IM(3) = S₁₂;

IM(4) = S₁₃;

IM(5) = S₁₄;

IM(6) = S₁₅;

IM(7) = S₁₆;

IM(8) = S₁₇;

IM(9) = S₁₈;

AD(1) = A₀;

AD(2) = A₁;

AD(3) = A₂;

AD(4) = A₃;

BD(1) = B₀;

BD(2) = B₁;

BD(3) = B₂;

BD(4) = B₃;

DD(1) = D₀;

DD(2) = D₁;

DD(3) = D₂;

DD(4) = D₃;

II₁ = 0;

IF₁ = 0;

IP₁ = 0;

IA = 0;

IB = 0;

IDD = 0;

J = 1;

while (J<= 3)

{if (IM(J)) II₁ = II₁ + 2^(J - 1);

if (IM(J+3)) IF₁ = IF₁ + 2^(J - 1);

if (IM(J+6)) IP₁ = IP₁ + 2^(J - 1);

II₁ = II₁ +1;

IF₁ = IF₁ +1;

IP₁ = IP₁ +1;

J = J + 1;} //end while

while (J<= 4) {

if (AD(J)) IA = IA + 2^(J - 1);

if (BD(J)) IB = IB + 2^(J - 1);

if (DD(J)) IDD = IDD + 2^(J - 1);

IA = IA +1;

IB = IB +1;

J = J + 1;}

if (T) {T₁ = 1; M = M +1;}

T₁ = 0;

if (PR₃) PR₃ = 1;

if (PR₀) PR₀ = 1;

if (PQ₃) PQ₃ = 1;

if (PQ₀) PQ₀ = 1;

if (IPP(1)<> 0 ){

printf("MODEL 1804BCI", "%6d" ,IT);

printf("COUNTER TAKT M = ", "%6d", M);

printf("KOD MICROCOMAND I = ", "%6d", I₁);

printf("SIGNAL T = " , "%6d" ,T₁);

printf("SIGNAL ADRES A = ", "%6d",IA);

printf("SIGNAL ADRES B = " , "%6d" ,IB);

printf("D = " , "%6d" ,IDD);

printf("C0 = " , "%6d" ,C₀);}

if (T₁ == 0) goto 45

switch(II₁){

case '21': {R = RG(IA); S = 0}

case '22': {R = RG(IA); S = RG(IB)}

case '23': {R = 0}

case '24': {R = 0; S = RG(IB)}

case '25': {S = RG(IA); R = 0}

case '26': {R = IDD; S = 0}

case '27': {R = IDD; S = 0}

case '28': {R = IDD; S = 0}

} // End switch (II1)

switch(IF){

case '31': {SLOG(R,S,C₀,U,C₄,OVR);

PRSLV(R,S,P,G)}

case '32': {VICH(S,R,C₀,U,C₄,OVR);

R = (~~ R)&& 15;

PRSLV(R,S,P,G)}

case '33': {VICH(S,R,C₀,U,C₄,OVR);

S = (~~ S)&& 15;

PRSLV(R,S,P,G)}

case '34': {PRDIZ(R,S,C₀,U,P,G,C₄,OVR)}

case '35': {PRCON(R,S,C₀,U,P,G,C₄,OVR)}

case '36': {S = (~~ S)&& 15;

PRCON(R,S,C₀,U,P,G,C₄,OVR)}

case '37': {SLOG2(R,S,U)

R = (~~ R)&& 15;

PRSL2(R,S,C₀,P,G,C₄,OVR)}

case '38': {SLOG2(R,S,U)

U = (~~ U)&& 15;

PRSL2(R,S,C₀,P,G,C₄,OVR)}

} // End switch (IF)

F3 = 0;

Z = 0;

if (U && 8)F3 = 1;

if (U) Z = 1;

Y = (~~DE)&&U;

if (IP == 3) Y = (~~OE).AND.RG(IA);

switch(IP){

case '55': {RR(U,PR₃,U,PR₀)}

case '57': {RR(U,PR₃,U,PR₀)}

case '59': {RL(U,PR₀,U,PR₃)}

case '61': {RL(U,PR₀,U,PR₃)}

case '991': {PR₀ = 0; PQ₀ = 0; PQ₃ = 0}}

if (IPP(1) == 1) {printf(" SIGNAL Y= " , "%6d" ,Y);

printf("PRIZNAK C₄ = " , "%6d" ,C₄);

printf("PRIZNAK OVR = " , "%6d" ,OVR);

printf("PRIZNAK F₃ = " , "%6d" ,F₃);

printf("PRIZNAK Z = " , "%6d" ,Z);

printf("U = " , "%6d" ,U);

printf("F = " , "%6d" ,F);

printf("P = " , "%6d" ,P);

printf("G = " , "%6d" ,G);}

if (IPP(1) == 0){Y₀₀ = Y && 1;

Y₁₁ = (Y && 2)/2;

Y₂₂ = (Y && 4)/4;

Y₃₃ = (Y && 8)/8;

Y₀ = 0;

Y₁ = 0;

Y₂ = 0;

Y₃ = 0;}

45: if (IP == 5 ) PR(Q,PQ₃,U,PQ₀);

if (IP == 7) RL(Q,PQ₀,U,PQ₃);

switch (IP){

case'71': Q = U;

case'73': RG(IB) = U;

case'74': Q = F;RG(IB) = U;}

while (J<= 16) {

RGG(J) = RG(J);J = J +1;}

RGG(17) = U;

RGG(18) = F;

RGG(19) = Q;

if (IPP(1) == 2) {

while (J<= 8) {

printf("RG(J)= " , "%6d" ,RG(J));J = J +1;}

printf("Q = " , "%6d" ,Q);

printf("PR₀ = " , "%6d" ,PR₀);

printf("PR₃ = " , "%6d" ,PR₃);

printf("PQ₀ = " , "%6d" ,PQ₀);

printf("PQ₃ = " , "%6d" ,PQ₃);

return;

}

short SLOG2(short R, short S, short U);

{short R ,S,U;

U = R ^^S;

return;

}

short SLOG (short R,short S,short C₀,short U,short C₄,short OVR);

{short R, S, U, C₀, C₄, OVR;

short A₁,A₂,C₃;

U = R +S + C₀;

C₄ = U && 16;

C₄ = C₄/16;

U = U && 15;

A₁ = R && 7;

A₂ = S && 7;

C₃ = (A₁+A₂+C₀)&& 8;

OVR = C₃ ^^C;

return;

}

short VICH (short U₁,short U₂,short C₀,short U, short C₄,short OVR);

{short U₁,U₂,U,C₀,C₄,OVR;

short A₁, A₂, C₃;

U = U₁ - U -1 + C₀;

C₄ = U && 16;

C₄ = C₄/16;

U = U && 15;

A₁ = U₁ && 7;

A₂ = ((~~U₂)+1)&& 7;

C₃ = (A₁+A₂+C₀+7)&& 8;

OVR = C₃ ^^C₄;

return;}

Формальные параметры подпрограмм описывают следующие переменные: R, S, U₁, U₂ входные данные АЛУ, U результат операции АЛУ. Другие формальные параметры подпрограмм идентичны описанным выше параметрам управляющей модели МП.

Рассмотренная программная модель иллюстрирует общие принципы создания элементов микропроцессорных комплектов БИС.

3. Обобщённая структура САПР ТС СМУ

Взаимосвязь отдельных этапов проектирования СМУ осуществляется в соответствии со структурной схемой. Синтез технических структур СМУ ведётся на основе базовых структур с использованием банка данных по алгоритмам обозначенных функциональных задач и элементной базы на уровнях СИС, БИС и СБИС.

В соответствии со схемой взаимосвязи заказчика и разработчика начальными данными проектирования является подмножество ФЗ. Система ограничений технического задания на проектирование включает критерии качества проектирования. В результате работы САПР СМУ создаётся ТС центрального процессора, памяти и интерфейса подсистема взаимодействия с внешней средой (ПВС). Потом система компиляции готовит БИС (СБИС ) из полученных компонентов.

Всё множество алгоритмов реализации ФЗ зависит от многих условий использования СМУ. Для каждого конкретного случая набор ФЗ, решаемые СМУ, обусловлен спецификой объекта, управления которым обеспечивает СМУ.

Несмотря на большое количество разных функциональных алгоритмов, их можно разделить на три группы:

алгоритмы, неизменяемые при изменении типа объекта;

алгоритмы, которые частично изменяют свою структуру при изменении условий труда объекта;

алгоритмы, требующие полной смены структуры.

К первой группе относятся алгоритмы сбора данных, первичной обработки информации, прямого цифрового управления и контроля. Примером таких алгоритмов могут быть алгоритмы циклического и адресного опроса формирователей информации, П закон управления. Программы, реализующие алгоритмы первой группы, мало отличаются для разных процессов и объектов. Такие программы можно сохранять в операционной системе (ОС) кроссовой ЭВМ.

Алгоритмы и программы второй группы приспособлены для выработки информации и определения параметров процесса или объекта. Они исполняют оценку значений контролированных величин, экстра- и интерполяцию переменных, определения суммарных и средних показателей, распознавания (выявления) событий. При этом переход от одного процесса к другому требует изменения больше половины программ. Хотя их общие части (структура и характеристики) можно изымать из базы данных.

Анализ оптимизационных задач (линейное, нелинейное и динамичное программирование, адаптивное управление) выявляет, что для конкретного использования необходимо снова составлять программы, хотя структуры алгоритмов могут быть общими.

Базы данных СИС, БИС и СБИС содержат все необходимые данные, сопровождающую разработанную новую элементную базу этого уровня. Тут сохраняются программные модули реальных БИС, СИС и МИС.

БД функциональных и технических структур СМУ составляют все необходимые ведомости про топологию и характеристики структур в виде частичных алгоритмов отображения базовых структур в ОС кроссовых ЭВМ.

Работа подсистемы синтеза ЦП базируется на реализации алгоритмов. Подсистема использует автоматизацию микропрограммных готовых структур. В ней используется программная и микропрограммная эмуляция.

Каждое синтезируемое устройство типа ЦП подсистемы обработки данных и технических структур СМУ подлежит моделированию на кроссЭВМ, чтобы избежать макетирования на первых этапах проектирования. Полученная оптимальная техническая структура СМУ подлежит компиляции в БИС СМУ.

Наконец, приведём основные технологические этапы проектирования СМУ.

1.В структуре ОС выделяются основные и специализированные модули. При этом специализированные модули предназначены для решения специализированных ФЗ.

2.Структура ОС представляется на функциональном и техническом уровне с целью анализа и синтеза необходимой ОС.

3.Выделенные в ОС специализированные ФЗ реализуются с помощью СМУ.

4.ФЗ представляются на микроуровне функциональной структуры с последующим отображением их на модули разных уровней технической структуры ОС.

5. Процедура отображения специализированных ФЗ на модули (технические ресурсы) типа СИС, БИС, СБИС исполняется поэтапно с использованием банков типовых специализированных применяемых алгоритмов, базовых структур СМУ, характеристик и эмуляторов СИС, БИС и СБИС, объединённых в интегрированную САПР и ТС СМУ.

6.Для автоматизированного анализа и синтеза структур ОС используется соответствующий математический аппарат, который обеспечивает формализацию задач анализа и синтеза. Таким аппаратом является алгебра кодовых матриц, комбинаторика и др.

7.Анализ функциональной структуры ОС составлен из этапов классификации и формализации взаимосвязей элементов структуры на всех её уровнях.

8.Формальное описание уровней технической структуры ОС выполняется с помощью двойственных матриц смежности.

9.Оценка объёма технических ресурсов, необходимых для синтеза ОС, ведётся на базе формального описания структур ОС всех типов та на всех уровнях детализации.

10.Общая задача синтеза ТС ОС разделяется на ряд частичных взаимосвязанных задач, которые формулируются в виде задачи синтеза структуры обозначенных подсистем ТС ОС.

11.Решение частичных задач синтеза позволяет получить технические подсистемы ОС видов ЭВМ; ПОД и ПВС; ЦП, память, интерфейс, устройства ввода-вывода, ИС, СИС, БИС, и СБИС, на которых образуется техническая структура ОС по принципу «снизу-вверх» или «сверху - вниз».

12.Для отображения алгоритма решения задачи на техническую структуру СМУ используется банк технических модулей, который вмещает все типы известных ТМ.

13.Выбор ТМ выполняется по критерию соответствия технических параметров ТМ необходимым нормативным показателям.

14.На первом шаге процедуры выбора ТМ обращаются к «крупным» сборным компонентам (агрегатов) типа микроЭВМ или микроконтроллер, выбор которых выполняется по параметрам точности, быстродействия, объёму памяти и др.

1При неудовлетворении критериям выбора синтезируется СМУ из «готовых» подсистем обработки данных и подсистем объединения с внешней средой, или такие подсистемы собираются на базе БИС (СБИС) МПК.

16.Процедура выбора микропроцессорного комплекта для компоновки ЦП в общем совпадает с процедурой выбора микроЭВМ, однако немалые трудности возникают при использовании микропрограммируемого МПК, когда приходится генерировать альтернативные структуры микропроцессору и совершать выбор нужной. При этом применяется критерий достижения необходимого быстродействия при фиксированном составе технических модулей МПК.

17.Синтез адресуемой памяти состоит из того, что за результатами исследований характеристик применённого алгоритма формируется адресное пространство (объём и разрядность информационных слов) и накопитель с использованием БИС памяти, выполняется объединение модулей памяти.

18.Разработка интерфейса ПВС ведётся от системного анализа процедур внутреннего и внешнего обмена до получения функциональных и принципиальных схем.

19.Отсутствие формальных методов синтеза принципиальных схем ПОД заставляет остановиться на компоновке функциональных схем с использованием магистрального объединения модулей, которые входят в состав ПОД СМУ.

20.Работа СМУ, синтезированной на базе БИС однокристальных микропроцессоров или микроЭВМ, программируется путём внесения в главную память ядра ПОД последовательности машинных команд. Причём каждая выбранная структура таких СМУ приспособлена для принятия языка команд выбранного процессора для ПОД.

21.Процедура образования и упорядочения программ СМУ осуществляется с использованием инструментальных систем программирования: кросс-систем, реализованных в виде автоматизированного рабочего места (АРМ) программиста.

22.Микропрограммирование структур СМУ ведётся разными путями в случае использования МПК одного выбранного типа, однако в разных структурах. Для генерации и упорядочения глобальных микропрограмм СМУ используются специальные кросс-системы. Наиболее используемые АРМ программиста, те которые имеют в своём составе необходимую техническую среду и пакеты программных средств.

Размещено на Allbest.ru