Размещено на http://www.allbest.ru/

ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ

ГОСУДАРСТВЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ

ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ ДОНСКОЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

кафедра «Приборостроение»

КУРСОВАЯ РАБОТА

по дисциплине: «Микропроцессоры и ЭВМ»

тема: «Плата микропроцессора»

Выполнил: студент гр. ПЗП-51

Саркисян А.А.

Проверил: Сыроватка В.Н.

Ростов-на-Дону

2011

1. Задание

Вариант 2.2:

Для цифровых весов с микропроцессорным управлением с пределами измерения массы 0 - 1 ку и дискретностью отсчета 0,001 кг разработать плату микропроцессора и программу, обеспечивающие преобразование аналогового сигнала в цифровой, а так же:

Вычисление стоимости взвешенного товара по введенной с клавиатуры информации о стоимости на цифровой индикатор.

1 Структура платы

Микропроцессорная система представляют собой совокупность больших интегральных схем (БИС), реализующих различные функции и связанных между собой внешними электрическими магистралями (шинами), по которым происходит обмен информации. Структурная схема разрабатываемой МП-системы представлена на рисунке 2.1.

Размещено на http://www.allbest.ru/

Все устройства МП-системы связаны между собой с помощью сопряжений, называемых интерфейсами и представляющих собой совокупность технических (ИС, провода, шины) и программных (сигналы и программ управления обменом информацией) средств.

2 Описание схем

2.1 Микропроцессор CPU

Основными элементами МП КР580ВИ80 являются арифметико-логическое устройство (АЛУ) и устройство управления (УУ). Информация в МП поступает через шины, эта информация обрабатывается в соответствии с последовательностью команд, записанных в схемах памяти (ЗУ). Для получения кода команды, которую необходимо исполнить, МП формирует на шине адреса (ША) адрес ячейки памяти, в которой она записана, а на шине управления (ШУ) - управляющие сигналы, обеспечивающие в ЗУ режим считывания информации. Считанный из ЗУ код команды поступает по шине данных (ШД) в МП, где он записывается в регистр команд, расшифровывается и в соответствии с записанным кодом выполняются микрооперации, необходимые для реализации команды.

Для многих команд требуются процедуры обмена информацией не только с ЗУ, но и с разнообразными внешними устройствами ввода-вывода. При реализации обмена данными МП формирует на ША адрес ячейки ЗУ или адрес внешнего устройства, к которому он обращается. Одновременно МП по ШУ формирует управляющие сигналы, настраивающие подключаемое устройство на необходимый режим обмена информацией (запись, считывание, хранение и т.д.).

После формирования кода адреса и управляющих сигналов по ШД передается информация. Эта информация преобразуется в МП в соответствии с кодом команды, записанной в его регистре команд. Для этого УУ МП формирует управляющие сигналы на АЛУ. Одновременно с выполнением текущей команды УУ МП формирует адресный код следующей команды в регистре адреса.

Согласование характеристик сигналов, передаваемых по системным шинам, с внутренними сигналами различных блоков и МП осуществляется интерфейсными схемами соответствующих устройств.

Программный счетчик (РС) используется для хранения адреса выполняемой команды. Содержание РС изменяется автоматически после выполнения команды, указывая адрес следующей команды. Указатель стека содержит адрес ячейки памяти, где записан адрес первой команды, которую необходимо выполнить после отработки подпрограммы прерывания.

Обрабатываемые числовые данные, коды операций и результаты вычислений вводятся и выводятся по одной и той же ШД. Чтобы различать назначение информации, передаваемой по ШД, используется строго определенная последовательность выполнения команд, которая задается импульсами F1 и F2 генератора тактовых импульсов. Тактовая частота для процессора КР580ВМ80А -- до 2,5 МГц.

2.2 Генератор тактовых импульсов G

КР580ГФ24 -- микросхема специализированного генератора тактовых импульсов (ГТИ), предназначенная для совместной работы с CPU КР580ВМ80А.

Микросхема формирует: тактовые сигналы F1 и F2 cо взаимосмещёнными фронтами; тактовый сигнал F2', по уровню синхронизированный с сигналом F2; сигнал STSTB «Строб состояния», который, поступая на системный контроллер, фиксирует состояние шины данных микропроцессора; сигнал RESET «Установка».

Генератор опорной частоты при подключении к выводам X1 и X2 кварцевого резонатора обеспечивает высокую стабильность частоты, определяемую основной частотой возбуждения кварцевого резонатора, резонансная частота которого должна быть в 9 раз больше выбранной тактовой частоты микропроцессора.

Выход генератора опорной частоты выведен на внешний вывод OSC и соединён внутри микросхемы со счетчиком-делителем, входящим в состав тактового генератора.

Инверсный сигнал STB, длительность которого равна одному периоду частоты опорного генератора, формируется микросхемой КР580ГФ24 при поступлении на ее вход с микропроцессора КР580ВМ80А сигнала SYN «Синхронизация», свидетельствующего о начале машинного цикла. При поступлении входного сигнала RESIN микросхема КР580ГФ24 вырабатывает сигнал RESET, синхронизированный с тактовым сигналом F2. По сигналу RESET осуществляется установка в исходное состояние различных устройств микропроцессорной системы.

2.3 Шинный формирователь

Микросхема КР580ВА86 - двунаправленный 8-разрядный шинный формирователь, предназначенный для обмена данными между микропроцессором и системной шиной; обладает повышенной нагрузочной способностью.

Каждая микросхема состоит из восьми одинаковых функциональных блоков и схемы управления. При помощи схемы управления производиться разрешение передачи (управление 3-м состоянием выхода) и выбор направления передачи данных.

В зависимости от состояния управляющих сигналов ОЕ и ТF микросхемы могут работать в режиме передачи данных или в режиме «выключено»:

при ОЕ = 0, Т = 1 - направление передачи ;

при ОЕ = 0, Т = 0 - направление передачи ;

при ОЕ = 0, выходы каналов А и В переводятся в высокоимпедансное состояние.

Так как адресная шина 16-разрядная и однонаправленная, то соответственно в буфере используются две БИС, а на управляющие входы TF подан сигнал высокого уровня (логической «1»).

2.4 Системный контроллер SC

Системный контроллер КР580ВК38 выполняет роль буфера ШД и формирует сигналы управления для устройств памяти и устройств ввода-вывода. В качестве SC в МП-системе используется БИС КР580ВК38.

Часть сигналов управления передаётся из МП по ШД, эти сигналы управления фиксируются системным контроллером в начале каждого цикла команды по сигналу строба STSTB. Три сигнала управления: HLDA, DBIN и WR подаются на системный контроллер от МП. На основе принятых сигналов SC вырабатывает управляющие сигналы: MEMW - запись в ячейку памяти; IOW - запись в устройство ввода-вывода; MEMR - чтение из памяти; IOR - чтение из УВВ; INTA - подтверждение прерывания; BUSEN - внешний сигнал разрешения магистралей, подаваемый в режиме прямого доступа к памяти и переводящий выходы системного контроллера в высокоимпедансное состояние.

2.5 Оперативное запоминающее устройство RAM

ОЗУ К537РУ10 используется для введения в процессор ЭВМ новых данных и программ, а также для хранения текущих результатов или данных, полученных в процессе работы. Информация, занесённая пользователем, может быть стёрта, заменена полностью или изменена при необходимости, в зависимости от решаемой задачи. В разрабатываемой МП-системе используется БИС ОЗУ типа К537РУ10. Данная микросхема хранит 2 КБайт информации.

Выбор нужной ячейки памяти производится с помощью 11 адресных сигналов . Микросхема имеет следующие входы: CS - выбор кристалла; OE - разрешение вывода; W/R - запись или чтение.

В МП-системе ОЗУ работает как в режиме чтения, так и в режиме записи информации.

2.6 Постоянное запоминающее устройство ROM

ПЗУ К573РФ2 - это устройство, из которого можно считывать только заранее записанную информацию. Она заносится в ПЗУ в процессе изготовления и в последствие не изменяется. В разрабатываемой МП-системе используется БИС ОЗУ типа К573РФ2. Данная микросхема хранит 2 КБайт информации. В отличие от ОЗУ, ПЗУ работает только в режиме чтения информации.

микропроцессор тактовый импульс микросхема

2.7 Декодер DMX

Адрес устройства, которому МП разрешает работать с шиной данных, в микро-ЭВМ задаётся тремя старшими разрядами (13,14,15) шины адреса. Наиболее удобен для такого выбора дешифратор К555ИД7, имеющий 3 входа и 8 выходов. Схема имеет также 3 управляющих входа Дешифрация происходит, когда на входах - логический «0», а на входе - логическая «1». При других сочетаниях сигналов на управляющих входах все выходы имеют уровень напряжения логической «1».

2.8 Программируемый периферийный адаптер PPI

ППА КР580ВВ55А используется в качестве портов параллельного обмена информацией без каких-либо внешних дополнительных логических схем. Логический «0» на входе CS разрешает информационную связь МП с ППА. При отсутствии данного сигнала и одного из сигналов RD или WR линии данных находятся в высокоомном состоянии. В составе ППА имеется 3 канала А, В и С, образующих 8-разрядные порты с различными характеристиками. Функциональное назначение каналов определяется кодом управляющего слова, загружаемового в регистр управления адаптера. Выбор одного из каналов управляющего слова осуществляется с помощью адресных входов А1 и А0, подключенных к младшим разрядам ША. Направление обмена задают управляющими сигналами, поступающими на вход RD и WR.

Структура управляющего слова представлена в таблице 3.1

Таблица 3.1

Содержимое разрядов D6, D5 и D2 соответствует нулевому режиму работу канала А, В, старшего и младшего подканала С. В этом режиме осуществляется обмен данными с внешним устройством через каналы А, В, Смл, Сст без управляющих сигналов о готовности к работе и без подтверждения возможности обмена. Данные, выводимые из МП по командам вывода, фиксируются в соответствующих регистрах ППА, а затем по линиям связи передаются во ВУ. Эти данные хранятся в ППА до выполнения очередной команды вывода, после чего записанная в портах информация обновляется. В режиме ввода данных каналы ППА работают без запоминания.

Содержимое разрядов D4, D3 и D1 говорит о том, что каналы А, В и старший подканал С запрограммированы на ввод данных, «0» в разряде D0 соответствует режиму ввода данных младшего подканала С.

2.9 Программируемый контроллер прерываний PIC

Программируемый контроллер прерываний КР580ВИ59 позволяет свести до минимума аппаратные затраты на реализацию системы прерываний и обеспечивает широкое разнообразие выполняемых функций, задаваемых программно. Один контроллер может обеспечивать обработку восьми запросов на прерывание. Путём каскадного включения контроллеров число обрабатываемых прерываний может быть увеличено до 64.

При поступлении на вход запросов на прерывания IR7-IR1 одного из сигналов ПКП вырабатывает код команды CALL и два байта адреса, что обеспечивает переход на программу обработки прерывания.

Таблица 3.2 - УСИ-1 и УСИ-2

2.10 Аналого-цифровой преобразователь (АЦП)

В настоящее время разработано большое число микросхем АЦП, предназначенных специально для использования в микропроцессорных системах. В данном курсовом проекте используется преобразователь последовательного приближения К1113ПВ1, это 10-разрядный функционально законченное устройство, содержащее внутренний источник опорного напряжения, тактовый генератор и компаратор напряжений.

Наличие сигнала низкого логического уровня на выходе готовности данных свидетельствует о готовности данных на выходе АЦП. Вход является аналоговым входом преобразователя. Для уменьшения вероятности возникновения ошибок преобразования из-за перекрёстных помех преобразователь имеет 2 нулевых вывода: - аналоговая земля и - цифровая земля. АЦП активируется при поступлении импульса R=1, т.е. происходит обнуление регистров. Отрицательный импульс, поданный на вход R, запускает процесс преобразования и через некоторое время код, соответствующий поданному напряжению, устанавливается на выходах АЦП #0-7. В этот момент на выходе готовности АЦП появляется сигнал низкого уровня, свидетельствующий об окончании очередного цикла преобразований.

2.11 Программный контроллер клавиатуры и индикации (ПККИ)

Программный контроллер клавиатуры и индикации КР580ВВ79 предназначен для ввода данных с клавиатуры и вывода информации на дисплей.

Предназначен для построения систем (подсистем) отображения информации на основе дисплеев (индикаторов) различных типов, а также ситем (подсистем) ввода информации из различного типа клавиатур.

Эта БИС позволяет автоматически сканировать клавиатуру, определить и выдать код позиции клавиши, нажатой в матрице клавиатуры, подавить помехи дребезга контактов клавиатуры, а также регененерировать изображение на дисплее (индикаторе). Программирование восьми режимов ввода и четырех режимов вывода обеспечивает широкие возможности для пользователя при вводе и отображении информации. Вводимая информация может накапливаться в обратном магазине (ОМ) ОЗУ датчиков с доступом "первый вошел-первый вышел" емкостью 8слов Х 8разрядов (8 байт). При наличии информации в ОМ ОЗУ датчиков микросхема вырабатывает запрос прерывания, а в случае ввода или чтения более восьми символов - сигналы ошибок переполнения или переопустошения в слове состояния. Для регенерации изображения на дисплее (индикаторе) в микросхеме имеется ОЗУ отображения объемом 16 слов Х 8 разрядов. Время сканирования клавиатуры и регенерации изображения задается программным способом. По электрическим параметрам БИС КР580ВВ79 полностью совместима с микросхемами серии ТТЛ.

Таблица 3.11

4. Адресация элементов

4.1 Оперативное запоминающее устройство RAM

Таблица 4.1 - Адресация ОЗУ

4.2 Постоянное запоминающее устройство ROM

Таблица 4.2 - Адресация ПЗУ

4.3 Программируемый периферийный адаптер PPI

Таблица 4.3 - Адресация ППА

4.4 Программируемый контроллер прерываний PIC

Таблица 4.4 - Адресация ПКП

4.5 Программный контролер клавиатуры и индикации

Таблица 4.5 - Адресация ПККИ

5 Алгоритм

Размещено на http://www.allbest.ru/

6 Инициализация

Таблица 6.1 - Программный модуль инициализации

Список использованных источников

1. Ананченко Л.Н., Мановец Ю.Н., Маркарьян А.Г. Аппаратное и программное обеспечение простых микропроцессорных систем. Часть 1. Методическое обеспечение. - Ростов-н/Д.: ДГТУ, 2004;

2. Бесекерский В.А., Ефимов Н.Б., Зиатдинов С.И. и др. Микропроцессорные системы автоматического управления. Под общ. ред. Бесекерского В.А. - Л.: Машиностроение, 1988;

3. Нестеренко И.Н. Микропроцессоры и ЭВМ. Курс лекций. - ДГТУ, 2009;

4. Якубовский С.В., Ниссельсон Л.И., Кулешова В.И. Цифровые и аналоговые интегральные микросхемы: Справочник. Под редакцией

Размещено на Allbest.ru