Устройство умножения двоичных чисел

Размещено на http://www.allbest.ru/

Содержание

Введение

1. Структурная схема устройства умножения двоичных чисел

2. Функциональная схема устройства

3. Синтез управляющего устройства

4. Выбор ИМС для управляющего устройства

5. Выбор ИМС для операционного устройства

6. Временные диаграммы работы устройства

7. Техническое описание работы устройства

Заключение

Список используемой литературы

Введение

В любой сфере человеческой деятельности - в науке, технике, производстве - методы и средства вычислительной техники направлены на повышение производительности труда. Благодаря вычислительной технике почти каждый человек имеет компьютер, мобильный телефон и т.д. Взять ту же вычислительную машинку, в обиходе называемую «калькулятор», ведь это наиболее яркий пример того, где реализовано устройство, которое рассматривается в данной работе.

С помощью этого устройства человек способен посчитать большие числа за доли секунд, просто введя нужные ему цифры и нажав клавишу, за которой закреплена определённая операция. Как уже было сказано выше - существенно повышается производительность труда.

Следует так же обратить внимание на системы счисления. Ведь в зависимости от модели и назначения умножителя - различны и области его применения. Наряду с известной нам десятичной системой счисления существуют:

- двоичная;

- восьмеричная;

- шестнадцатеричная.

К примеру, в двоичной системе используется периодичность нолей и единиц. Эта система счисления наиболее распространена в вычислительной технике, ведь именно в ней информация и передаётся в виде данной последовательности.

Как же было сказано, умножитель двоичных чисел активно применяется в ЭВМ. Производительность ЭВМ в значительной степени определяется временем выполнения операции умножения. Программа реализации операции умножения двух чисел с помощью операции сдвига и сложения требует значительного времени. Наибольшее быстродействие достижимо в умножителях выполненных на основе КС.

В настоящее время применяемые умножители имеют высокое быстродействие и точность. А за счёт развивающихся науки и техники возможен дальнейший рост этих параметров, что в свою очередь приведёт к появлению более мощных, быстрых и дешёвых умножителей; которые будут активно внедряться в ЭВМ, увеличив тем самым её производительность.

Благодаря этому уменьшится количество ЭВМ, которые выполняют данную операцию, т.к. будет хватать меньшего количества компьютеров для выполнения возложенных на него задач. А это приведёт к уменьшению затрат на обслуживание данной техники.

1. Структурная схема устройства умножения двоичных чисел

Структурная схема - схема, определяющая основные функциональные части изделия, их назначение и взаимосвязи.

Процессор осуществляет непосредственно обработку данных и программное управление процессом обработки данных. Он синтезируется в виде соединения двух устройств: операционного и управляющего. Но всё же само устройство умножения двоичных чисел состоит ещё из преобразователя кода, индикатора HL и схемы формирования бита чётности (рисунок 1).

Рисунок 1 - Структурная схема устройства умножения двоичных чисел

Операционное устройство (ОУ) - устройство в котором выполняются операции. Оно включает в качестве узлов регистры, сумматоры, Каналы передачи информации, мультиплексоры для коммутации каналов, шифраторы, дешифраторы и т.д.

Управляющее устройство (УУ) - координирует действие узлов операционного устройства; оно вырабатывает в некоторой временной последовательности управляющие сигналы, под действием которых в узлах операционного устройства выполняются требуемые действия.

Преобразователь кода (ПК) - необходим для преобразования результата из двоичного кода в двоичный семисегментный, для того, что бы результат выполнения операции умножения возможно было вывести на светодиодный семисегментный индикатор. По сути преобразователь кода является устройством согласования.

Схема формирования бита чётности - предназначена для формирования на основе поступившего с выхода операционного устройства результата и вычислении бита чётности.

Процесс функционирования операционного устройства распадается на последовательность элементарных действий в его узлах:

- установка регистра в некоторое состояние;

- инвертирование содержимого разрядов регистра;

- пересылка содержимого одного узла в другой;

- сдвиг содержимого узла влево, или вправо;

- счёт, при котором число в счётчике возрастает или убывает на единицу;

- сложение;

- сравнение содержимого регистра на равенство с некоторым числом;

- некоторые логические действия.

Каждое такое элементарное действие, выполняемое в одном из узлов операционного усилителя в течении оного тактового периода , называется микрооперацией. Совокупность одновременно выполняемых микроопераций называется микрокомандой. А весь набор микрокоманд, предназначенный для решения определённой задачи, - микропрограммой.

Формирование управляющих сигналов y1,…,yn (рисунок 1) для выполнения микрокоманд может происходить в зависимости от состояния узлов операционного устройства, определяемого сигналами x1,…,xS, которые подаются с соответствующих выходов операционного устройства на входы управляющего устройства. Управляющие сигналы y1,…,yn могут так же зависеть от внешних сигналов xS+1,…, xL.

Для сокращения числа управляющих цепей, выходящих из управляющего устройства , микрокоманды могут кодироваться.

С помощью такой схемы (рисунок 1) можно посчитать произведение двух чисел - числа А и числа Б, при условии, что число А = D4, а число Б = 8А (данные даны в шестнадцатеричной системе). Ведь для получения произведения необходимо формировать частичные произведения и суммировать их с определённым сдвигом относительно друг друга.

Для начала переведём числа из шестнадцатеричной системы счисления в двоичную:

- Число А=D416=110101002.

- Число Б=8А16=100010102.

Далее произведём умножение чисел представленных в двоичном коде, соблюдая при этом определённый сдвиг между числами.

2. Функциональная схема устройства

Функциональная схема - схема, разъясняющая определённые процессы, протекающие в отдельных функциональных цепях изделия или в изделии в целом.

На рисунке 2 показана функциональная схема операционного устройства. В регистре R2 предусмотрены микрооперация сдвига содержимого на один разряд вправо, выполняемая под действием управляющего сигнала y6, и микрооперация пересылки в старший разряд этого регистра содержимого младшего разряда регистра R3, выполняемая под действием управляющего сигнала y7. Сумматор производит суммирование чисел, поступающих с выходов регистров R1 и R3' (R3'- регистр временного хранения; при низком уровне синхронизирующего сигнала (С) в него передаётся содержимое регистра R3.); для хранения переноса, который может возникнуть из старшего разряда при суммировании, в нём предусмотрен дополнительный (n+1)-й разряд. Результат выполненной в сумматоре операции при наличии управляющего сигнала y5 принимается в регистр R3, который должен иметь то же число разрядов n+1, что и сумматор. Кроме микрооперации приёма суммы в регистре R3 предусмотрены микрооперации установки нулевого значения и сдвига его содержимого на один разряд вправо, выполняемые соответственно под действием управляющих сигналов y0 и y8. При наличии управляющего сигнала y3 в счётчик (Ст) принимается установленное на его входе число n; под действием управляющего сигнала y9 выполняется микрооперация вычитания единицы из содержимого счётчика.

Рисунок 2 - Функциональная схема операционного устройства

В операционном устройстве формируются следующие признаки:

х1 - содержимое младшего разряда регистра R2;

х2 - результат проверки на ноль содержимого счетчика;

y0 - установка в «0»;

y 1- множимое (А);

y2 - множитель (Б);

y3 - число n в Ст;

y4 - запись в R3';

y5 - запись результата в R3;

y6 - сдвиг R2;

y7 - сдвиг из R3 в R2;

y8 - сдвиг R3.

Как уже было сказано выше, при умножении чисел А и Б, нужно соблюдать определённый сдвиг. Подробный алгоритм умножения представлен в таблице 1.

Для функционирования устройства умножения, требуется минимум три регистра, счётчик и сумматор, которые составляют основу операционного устройства.

Регистры - это последовательностное цифровое устройство, имеющее некоторое количество разрядов и предназначенное для выполнения операций хранения, и различных логических преобразований.

Счётчик - требуется для схемы умножения в связи с необходимостью определения количества суммирований и сдвигов. В счётчике будет записано число равное количеству разрядов множимого и множителя.

Сумматор - необходим для выполнения поразрядного суммирования множимого со всеми промежуточными результатами операций.

Таблица 1 - Последовательность действий при умножении чисел А и Б

В регистр 1 (R1) записывается множимое, в регистр 2 (R2) - множитель и младшие разряды произведения, в регистр 3 (R3) старшие разряды произведения. При этом по окончанию выполнения расчётов содержимое регистров 2 (R2) и 3 (R3) есть не что иное, как результат. При выполнении операции умножения рекомендуется предусмотреть регистр временного хранения промежуточных результатов вычислений, в который производиться запись из регистра 3 (R3) . При отсутствии данного регистра результат умножения будет неверный, либо с погрешностью, следовательно общее минимальное количество регистров для операционного усилителя равно четырём.

Для построения схемы регистр 1 (R1) и регистр 2 (R2) должны быть восьмиразрядными, а регистр 3 (R3) - девятиразрядным, т.к. его отдельный разряд необходим для выполнения операции сдвига и проверки данного разряда. Проверка содержимого данного разряда заключается в том, что проверяется, равно ли содержимое данного разряда или нет.

Счётчик должен быть четырёхразрядный и в его начальный момент времени должно быть записано число восемь в двоичном коде. При выполнении операции умножения при проверки каждого разряда множителя на равенство единице, из счётчика будет вычитаться единица до тех пор, пока содержимое счётчика не будет равно нулю. При достижении нуля процесс суммирования и сдвига заканчивается.

3. Синтез управляющего устройства

На рис. 3 представлен алгоритм работы заданного устройства умножения в микрооперациях. Он соответствует приведённому выше описанию функционирования умножающего устройства.

Рисунок 3 - Алгоритм работы в микрооперациях

Для формирования микрокоманд необходимо определить, какие микрооперации могут выполняться одновременно (в одни и те же тактовые периоды).

На рисунке 4 показана схема алгоритма в микрокомандах. Очевидно, микрооперации y0 и y3 могут быть объединены в общую микрокоманду Y1, микрооперация y5 не может быть объединена с какими либо другими микрооперациями, и, следовательно, она одна представляет микрокоманду Y2; микрооперации y6, y7, y9, y8, можно объединить в микрокоманду Y3.

Рисунок 4 - Схема алгоритма в микрокомандах

Построение графа функционирования. Управляющее устройство является логическим устройством последовательностного типа. Микрокоманда, выдаваемая в следующем тактовом периоде, зависит от того, какая микрокоманда выдаётся в текущем тактовом периоде, или, иначе от состояния, в котором находится устройство. Для определения состояний устройства производится разметка схемы алгоритма, представленной в микрокомандах (рисунок 3), по следующему правилу: символом a0 отмечаются начало и конец схемы, затем последовательно символами a1, a2,… - входы блоков, следующих за операторными блоками (блоками, содержащими микрокоманды). В рассматриваемой схеме алгоритма блок 1 является операторным блоком; символом a1 отмечаются вход следующего за ним блока 2 условного перехода по признаку x2; затем выбирается следующий операторный блок 4 и символом a2 отмечается вход следующего за ним блока 5. Полученные отметки a0, a1, a2 соответствуют состояниям устройства. Итак, рассматриваемоё устройство имеет три состояния.

Теперь можно приступать к построению графа функционирования устройства. Состояния устройства в графе представляются узлами (изображёнными кружками с записью внутри них обозначений соответствующих состояний), дугами, соединяющими узлы, показываются возможные переходы между узлами (на схеме алгоритма эти переходы соответствуют переходам между соответствующими отметками), на дугах записываются условия (значения признаков поступающих на входы управляющего устройства с выхода операционного), при которых происходит переход, и микрокоманда, которая должна выдаваться устройством; отсутствие признака или микрокоманды обозначено знаком «-». Граф синтезируемого управляющего устройства приведён на рисунке 5.

Рисунок 5 - Граф управляющего устройства

Кодирование состояний устройства. При кодировании состояний каждому состоянию устройства должна быть поставлена в соответствие кодовая комбинация. Число разрядов кода выбирается из следующих соображений: если число состояний равно М, то для обеспечения М кодовых операций требуется k-разрядный код, где k - минимальное целое число , при котором выполняется неравенство М2k.

В рассматриваемом случае М=3 и k=2. Таким образом, состояния управляющего устройства отображаются двухразрядными кодовыми комбинациями, задаваемыми состояниями триггеров 1 и 2 (Q1 и Q2). Соответствие между состояниями устройства и кодовыми комбинациями даны в таблице 2.

Таблица 2 - Соответствие между состояниями устройства и кодовыми комбинациями

Состояние устройства	Кодовая комбинация
	Q2	Q1
a0 a1 a2	0 0 1	0 1 0

Построение таблицы функционирования комбинационного узла. Таблица функционирования содержит графы, в которые заносятся данные текущего состояния, значения входных условий, данные следующего состояния, в которое должно перейти устройство, и выходные сигналы комбинационного узла. Функционирование комбинационного узла рассматриваемого управляющего устройства представлено в таблице 2.

По Значению текущего состояния, принимаемому из регистра состояния, и поступающим из операционного устройства значениям условий перехода x1 и x2 в таблице определяются следующее состояние управляющего устройства, сигналы S2, R2, S1, R1 для установки регистра в соответствующее состояние и управляющие сигналы y1,…,y7.

Заполнение таблицы производится следующим образом. В графе следующего состояния задаётся состояние а1; по графу на рисунке 5 находиться дуга, ведущая в узел, соответствующий состоянию а1 ; найденная дуга выходит из узла а0, следовательно, текущее состояние а0. Переход из а0 в а1 безусловный. Заносим в таблицу кодовые комбинации состояний а0 и а1. При этом выясняется, что переход а0 а1 связан с переходом Q1 : 0 1; S1=1, кроме этого сигнала на выходе комбинационного узла должны формироваться управляющие сигналы микрокоманды Y1 : y0,y3. Далее в следующую строку таблицы заносятся данные, соответствующие переходу а1 а1. Из графа на рисунке 5 выясняется , что переход происходит при выполнении условий х1 = 1 и х2 = 1 с выдачей сигналов в микрокоманды Y3. Принцип заполнения строки аналогичен рассмотренному выше. Каждой из дуг графа в таблице функционирования соответствует отдельная строка. Таким образом заполняется вся таблица.

Таблица 3 - Функционирование комбинационного узла

Текущее состояние	Следующее состояние	Условие перехода	Выходные сигналы
Обозначение	Кодовая комбинация	Обозначе-ние	Кодовая комбинация		Сигналы установки	Управляющие сигналы микроопераций
	Q2	Q1		Q2	Q1
a0	0	0	а1	0	1		S1	Y1 : y0, y3
а1	0	1	а1	0	1	х1, х2		Y3:y6, y7, y8, y9
а2	1	0	а1	0	1		R2, S1	Y3:y6, y7, y8, y9
а1	0	1	а2	1	0	х1, х2	S2, R1	Y2 : y5
а1	0	1	a0	0	0	х2	R1

Запись логических выражений для выходных величин комбинационного узла. Для каждой строки таблицы функционирования комбинационного узла (табл.4) запишем логическое выражение в следующей форме: в левой части выражения перечислим переменные, приведённые в графе выходных величин, в правой части - логическое выражение, представленное через текущее состояние аi и значений условий перехода.

Для рассматриваемого комбинационного узла получаем следующие логические выражения:

- S1, y0, y3 = а0;

- y6, y7, y8, y9 = х1 х2а1;

- R2, S1, y6, y7, y8, y9;

- S2, R1,y5 = х1 х2а1;

- R1 = x2a1.

Затем определяют логическое выражение для каждой выходной величины. Для этого записывают равенство, в левой части которого указывают выходную величину, в правой части- связанные через операцию дизъюнкции правые части тех из ранее составленных выражений, в которых представлена данная выходная величина.

Полученные логические выражения приводят, если это необходимо, к минимальной форме:

- S2 = х1 х2а1;

- R2 = a2;

- S1 = a0 a1;

- R1 = x1 x2 a1 x2 a1;

- y0, y3 = а0;

- y6, y7, y8, y9 = х1 х2а1 а2;

- y5 = х1 х2а1.

Т.к по заданию дано, что базис комбинационной схемы УУ: И-НЕ, то необходимо избавиться от операции ИЛИ, т.е произвести двойное отрицание и в дальнейшем при построении схемы использовать только элементы И-НЕ.

Построение логической схемы комбинационного узла. По полученным выражениям строиться логическая схема комбинационного узла. Входящие в выражения значения а0, а1, а2, определяемые комбинацией значений Q2 и Q1, могут быть получены с помощью дешифратора. Остальная часть схемы строится в соответствии с полученными логическими выражениями.



Рисунок 6 - Логическая схема комбинационного узла

Структурная схема управляющего устройства. Структурная схема рассматриваемого устройства представлена на рисунке 7. Для этой схемы нам понадобятся один триггер серии К133 ТМ2.

Триггеры 1 и 2 образуют двухразрядный регистр текущего состояния устройства. Комбинационный узел по состояния регистра и значениям поступающих с выхода операционного устройства условий х1 и х2 определяет новое состояние , в которое должно перейти управляющее устройство. При этом формируются сигналы S2, R2, S1, R1, которые в момент положительного фронта синхросигнала С устанавливают в регистре кодовую комбинацию, соответствующую следующему состоянию устройства.

Комбинационный узел формирует также управляющие сигналы у1,…,у7, под действием которых в операционном устройстве выполняются микрооперации. Дальнейшие шаги по синтезу управляющего устройства сводятся к синтезу его комбинационного узла.

Рисунок 7 - Структурная схема управляющего устройства

4. Выбор ИМС для управляющего устройства

На рисунке 23 представлена схема управляющего устройства. В приведенных выше схемах мы использовали дешифратор серии К133 ИД3, триггер серии К133 ТМ2 и логические элементы в базисе И-НЕ. Рассмотрим параметры данных устройств подробнее.

Дешифратор К133 ИД3 может так же выполнять функции демультиплексора, благодаря разрешающим входам Е1, Е2. Для чего на один из входов Е подают информационный сигнал, а на вход D1 адресный код. На свободном входе Е следует установить уровень логического «0», так как сигнал разрешения в ИС вырабатывается при Е1&Е2=1.

Активным выходным уровнем является низкий. Номер активизируемого выхода определяется в соответствии с таблицей активизированных выходов (таблица 4).

Таблица 4 - Таблица активизированных выходов

Е1	Е2	D18	D14	D12	D11	Выход
0	0	0	0	0	0	0
0	0	0	0	0	1	1
0	0	0	0	1	0	2
0	0	0	0	1	1	3
0	0	0	1	0	0	4
0	0	0	1	0	1	5
0	0	0	1	1	0	6
0	0	0	1	1	1	7
0	0	1	0	0	0	8
0	0	1	0	0	1	9
0	0	1	0	1	0	10
0	0	1	0	1	1	11
0	0	1	1	0	0	12
0	0	1	1	0	1	13
0	0	1	1	1	0	14
0	0	1	1	1	1	15
0	1	х	х	х	х	На всех выходах лог. «1»
1	0	х	х	х	х
1	1	х	х	х	х

Триггер К133 ТМ2 - два D-триггера с установочными входами. ИС функционирует как в синхронном, так и в асинхронном режимах. В последнем случае управление осуществляют по входам S и R. При работе в синхронном режиме S=R=1 и запись информации со входа D происходит по положительному фронту тактового импульса.

Для итоговой схемы УУ нам так же потребовались логические элементы, а именно К133 ЛА3 - четыре логических элемента 2И-НЕ (две микросхемы) и К133 ЛА4 - три логических элемента 2И-НЕ (две микросхемы).

5. Выбор ИМС для операционного устройства

умножение двоичное число операционное

На рисунке 24 представлена схема операционного устройства. Для правильной работы устройства регистр 1 (R1) и регистр 2 (R2) должны быть серии К133, а именно К133 ИР13. Регистры этой серии являются восьмиразрядными, следовательно, для каждого регистра R1 и R2 необходимо по 1 регистру серии К133 ИР13, значит, общее число регистров для R1 и R2 составит - два. Счётчик возьмём серии К133 ИЕ6. Вместо сумматора берём его эквивалент - четырёхразрядное АЛУ - К133 ИП3. Регистр 3 (R3) будет состоять из двух регистров К133 ИР13, причём они должны быть соединены параллельно.

Рассмотрим параметры взятых нами устройств. Регистр серии К133 ИР13 - это восьмиразрядный универсальный регистр сдвига (рисунок 9). ИС обеспечивает синхронное функционирование в следующих режимах:

- параллельный ввод;

- последовательный ввод со сдвигом вправо;

- последовательный ввод со сдвигом влево.

Режим выбирают заданием соответствующего кода на входе S (см. таблицу 5).

Рисунок 9 - Регистр серии К133 ИР13

Таблица 5 - Таблица режимов К133 ИР13

S0	S1	Режим
0	0	Хранение
0	1	Сдвиг влево
1	0	Сдвиг вправо
1	1	Параллельный ввод

Счётчик серии К133 ИЕ6 - двоично-десятичный синхронный реверсивный счётчик (рисунок 10). Он имеет три основных режима:

- параллельная асинхронная загрузка двоично-десятичного кода по входу DI;

- режим суммирования;

- режим вычитания.

В двух последних режимах счетные импульсы подают на различные входы: при суммировании на вход CU, при вычитании на вход CD. Выходы переноса в указанных режимах так же разные: PU при суммировании и PD при вычитании.

Сумматор - четырёхразрядное АЛУ серии К133 ИП3 (рисунок 11). Для нашего устройства потребуется два АЛУ. Назначение выводов ИС:

- X, Y - входы четырёхразрядных операндов;

- С0 - вход переноса;

- Е - вход задания кода операций;

- М - вход выбора режима - арифметический/ логический;

- F- выход результата;

- С4 - выход переноса;

- P, G - выходы для организации параллельного переноса;

- X=Y - выход равенства операндов.

В зависимости от состояния входа М, АЛУ выполняет шестнадцать либо логических, либо арифметических операция.

Выполнение логических функций над четырёхразрядными операндами совершается поразрядно с выдачей результата на соответствующий разряд выхода F=(F0,F1,F2,F3). Для повышения скорости вычисления арифметических функций, в ИС применена встроенная схема ускоренного переноса с инверсным выходом С4 и дополнительными выходами распространения и генерации G переноса.

Таблица 6 - Таблица режимов ИП3. Положительная логика

E3	E2	E1	E0	Функции
				M=1	M=0
					C0=1	C0=0
0	0	0	0	X	X	X+1
0	0	0	1	XY	XY	(XY)+1
0	0	1	0	XY	XY	(XY)+1
0	0	1	1	0	-1	0
0	1	0	0	XY	X+(XY)	X+(XY)+1
0	1	0	1	Y	(XY)+(XY)	(XY)+(XY)+1
0	1	1	0	XY	X-Y-1	X-Y
0	1	1	1	XY	(XY)-1	XY
1	0	0	0	XY	X+(XY)	X+(XY)+1
1	0	0	1	XY	X+Y	X+Y+1
1	0	1	0	Y	(XY)+(XY)	(XY)+(XY)+1
1	0	1	1	XY	(XY)-1	XY
1	1	0	0	1	X+X	X+X+1
1	1	0	1	XY	(XY)+X	(XY)+X+1
1	1	1	0	XY	(XY)+X	(XY)+X+1

Выход X=Y является выходом внутреннего компаратора с открытым коллектором. В режиме вычитания при равенстве входных операндов на данном выходе устанавливается уровень логической «1». Отсутствие коллекторной нагрузки допускает при каскадировании АЛУ объединять выходы X=Y по схеме «монтажное И». Возможности ИП3 сведены в таблицу режимов (таблица 6 и таблица 7). В приведённых таблицах при М=0 показано выполнение арифметических функций, а при М=1 - логических.

Как уже было сказано выше - регистр 3 (R3) будет состоять из двух регистров К133 ИР13, причём они должны быть соединены параллельно (рисунок 12). Параметры регистра К133 ИР13 были рассмотрены выше.

Светодиодный семисегментный индикатор АЛС 324А. АЛС 324А - цифровой одноразрядный индикатор (рисунок 13), арсенид - фосфид - галлиевые красного цвета свечения. Предназначен для отображения цифровой информации.

Индикатор имеет семь сегментов и децимальную точку, излучающие свет при прохождении прямого тока. Комбинации сегментов, осуществляемые внешней коммутацией, позволяют воспроизводить цифры от 0 до 9 и децимальную точку. Сегменты индикатора АЛС 324А имеют общий катод; масса индикатора не более 2 грамм.

Основные параметры:

- сила света (при прямом токе 20 мА через каждый сегмент), мккд, не менее: для сегмента - 0.15; для децимальной точки - 0.05;

- отношение силы света двух любых сегмента индикатора не более - 3;

- постоянное прямое напряжение (на каждом сегменте, или децимальной точке при прямом токе 20 мА), В, не более - 2.5;

- электрическая схема включения - ОК (активный уровень при «0»);

- число выводов - 14;

- число сегментов - 8;

- размер знака - 4.9 х 7.5 (мм).



Рисунок 9 - АЛС 324А

Таблица 8 - Таблица истинности кода 8421 для АЛС 324А

Десятичная цифра	Код 8421	Состояние элементов А, B, C, D, E, F, G и значение управляющих сигналов y1 y2 y3 y4 y5 y6 y7
		A	B	C	D	E	F	G
	x4	x3	x2	x1	y1	y2	y3	y4	y5	y6	y7
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	0	1	1	0	0	1	1	1	1
2	0	0	1	0	0	0	1	0	0	1	0
3	0	0	1	1	0	0	0	0	1	1	0
4	0	1	0	0	1	0	0	1	1	0	0
5	0	1	0	1	0	1	0	0	1	0	0
6	0	1	1	0	0	1	0	0	0	0	0
7	0	1	1	1	0	0	0	1	1	1	1
8	1	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	0	0	0	0	1	0	0
A	1	0	1	0	0	0	0	1	0	0	0
B	1	0	1	1	1	1	0	0	0	0	0
C	1	1	0	0	0	1	1	0	0	0	1
D	1	1	0	1	1	0	0	0	0	1	0
E	1	1	1	0	0	1	1	0	0	0	0
F	1	1	1	1	0	1	1	1	0	0	0

Преобразователь кода. Преобразователь кода необходим для, преобразования двоичного кода в двоичный - семисигментный. Для того чтобы результат выполнения операции умножения возможно было вывести на светодиодный семисегментный индикатор. (Устройством согласования служит схема формирования бита четности). Схема преобразователя кода представлена на рисунке 25.

Для построения преобразователя кода:

1. Составим таблицу соответствия между входным кодом и кодом на выходе (двоичный в двоичный - семисигментный). В таблице 8 приведена та самая таблица истинности.

2. На основании таблицы 8 используя карты Карно, получим выходные функции для каждого сегмента. Карты Карно для каждого сегмента приведены на рисунках 15 - 21.

Рисунок 10 - Карта Карно для сегмента

Схема формирования бита чётности. Схема формирования бита чётности предназначена для формирования на основе поступившего с выхода операционного устройства результата и вычислении бита чётности.

Проверка на чётность требует суммирования по модулю 2 цифр разрядов слова. Если разряды контролируемого слова передаются параллельной форме, то последовательность действий при проверке на чётность будет иметь следующий вид:

P = (a1a2) (a3a4) (a5a6) (a7a8) (a9a10) (a11a12)a13a14) (a15a16).

Согласно этому выражению для нахождения p вначале попарно суммируются по модулю 2 цифры разрядов контролируемого слова, далее полученные результаты так же суммируются попарно и т.д. Этот принцип вычисления p использован в схеме проверки на чётность на рисунке 22.

Рисунок 22 - схема формирования бита чётности

7. Техническое описание

По временным диаграммами и алгоритму в микрооперациях приведённому на рисунке 3, таблице 1, рассмотрим работу заданного устройства.

В первый тактовый интервал Y0 - устанавливает все составляющие разрабатываемого устройства в состояние логического «0» (начальное состояние).

С командой Y1 происходит запись А = 110101002 (множитель) в регистр R1, а так же в этот же тактовый момент времени в регистр R2 записывает число И = 100010102. Y3 - запись числа 8 (в двоичном коде 0001) в счётчик, т.е исходное состояние счётчика.

В следующий тактовый интервал времени происходит перенос содержимого регистра R2 в R3'.

В третий интервал времени сигналами x1 и x2 (соответственно) производиться само умножение. Команды х1 и х2 отвечают за последовательность операций соответствующих алгоритму, или разрешение операций. Обратимся к таблице 1. Множимое и младший разряд, последней цифрой и определяет, что будет происходить в следующий момент т.е. определяет что и как произойдёт с устройством. Если в счётчик поступает «1», но х1: СТ=0 не верно и операции продолжаются по алгоритму. Логическая «1» поступая на блок 4, поступая сюда выражение х2: R2[0]=1 верно и счёт идёт далее по алгоритму.

В следующий тактовый промежуток Y5 - производит запись результата с выхода сумматора в R3.

Y6 - производит сдвиг числа с выхода сумматора на разряд и записывает его в регистр R2.

Y7 - перенос числа из регистра R2 в регистр R3 с сохранением результата суммирования при этом происходит сдвиг вправо.

Y8 - сдвиг полученного числа в R3 в право.

Y9 - из счётчика вычитается по одной единице до тех пор, пока счётчик не станет пустым.

Команды с Y0 по Y9 формируются на выходе устройства управления.

Заключение

В процессе выполнения курсовой работы я повторил и изучил: общие сведения о двоичных кодах, а именно о коде 8421, принцип построения двоичных чисел. Научился правильно строить схемы, состоящие из разных логических элементов, производить построение схем преобразователя кода, управляющего и операционного устройств на микросхемах выбранных из справочника. Научился строить принципиальные схемы с использованием микросхем, необходимых для определённого этапа операции синтеза с заданным базисом.

Целью работы было разработать устройство умножения двоичных чисел состоящего из: управляющего устройства (дешифратор, регистр состояния, микросхемы на логических элементах серии К133), операционного устройства (R1, R2, R3, R3', ALU, счётчик индикатор, преобразователь кода и устройство формирования бита чётности).

Также я научился: пользоваться справочной литературой, находить необходимые микросхемы с нужной конфигурацией входов и выходов, выбирать нужные микросхемы с заданным мне базисом, строить из выбранных микросхем заданной серии большие по разрядности (например 8-ми и 9-ти разрядные регистры), т.е комбинировать микросхемы в таком порядке, что бы на выходе устройства получалась заданная комбинация.

В результате проделанной работы я произвёл умножение числа А = 11010100 и числа В = 10001010 и получил ответ 111001001001000 или 7248 и построил электрическую схему устройства умножения двоичных чисел, на микросхемах К133.

Список используемой литературы

1. Калабеков Б.А. «Цифровые устройства и микропроцессорные системы»: Учебник для техникумов связи.- М.: Горячая линия.- Телеком,- 2002.

2. Аванесян Г.Р. «Интегральные микросхемы ТТЛ, ТТЛШ»: Справочник.- М.: Машиностроение,- 1993.

3. Пароль Н.В., Кайдалов С.А. «Знакосинтезирующие индикаторы и их применение»: Справочник.- М.: Радио и связь,- 1988.

4. Лисицын Б.Л. «Низковольтные индикаторы»: Справочник.- М.: Радио и связь,- 1985.

Размещено на Allbest.ru